专利名称：以扰频方式修正相位锁定估计频率的锁相装置及方法
技术领域：
本发明涉及一种锁相方法及相关装置，特别涉及一种以扰频方式产生的频率估计值调整时钟频率以加速锁相过程的方法及相关装置。
背景技术：
现代化信息社会发展最重要的基础之一，就是以电子形式的讯号来携带、传输以及储存大量、高密度的数据、资料，使得信息、知识的交流传播更方便有效率。而各种用来处理电子讯号储存、读取与传输的电子电路，也成为信息业界研发的重点。在许多用来处理电子讯号的电子电路中，用来使两讯号锁定同步的锁相电路常是最重要的电路构筑方式之一。一般通讯系统、数字通讯系统以及硬盘机、光盘机中的数据读取电路，都会使用锁相电路来取还(retrieve)与数据同步的时钟(也就是和数据鲍率(Buadrate)同步的时钟)，以便正确解读出数据的内容。
请参考图1。图1为一已知锁相电路10(尤其是数字式锁相电路)的功能方块示意图。锁相电路10具有一误差检测模块14、一滤波模块16、一震荡器18、一监测电路20、一开关电路24以及一估测模块22；锁相电路10若是数字式的锁相电路，还可配合一模拟/数字转换电路12将模拟的讯号转换为数字的讯号以方便数字形式的数据处理。当锁相电路10运用于通讯装置或数据储存装置(像是硬盘机、光盘机)来取还与数据同步的时钟时，数据常常就是以模拟的形式携载于数据讯号30A而输入至锁相电路10中。举例来说，数据讯号30A可以是无线通讯系统中经天线接收并解调后的讯号，或是由硬盘机、光盘机读取头由磁性、光学媒体(像是磁盘、磁带或是光盘)读取得来的讯号。转换电路12可依据一取样时钟CK0的触发来对数据讯号30A取样以形成数字形式的输入讯号30B，输入至锁相电路10中。在锁相电路10中，震荡器18可震荡出一时钟30E，并受控改变时钟30E的周期与频率。误差检测模块14中则可设有频率检测器(frequencydetector)26A、相位检测器(phase detector)26B，分别用来检测时钟30E及输入讯号30B间的频率、相位间不同步所产生的差异，并将检测的结果传输至滤波模块16。滤波模块16可由电荷泵(charge pump)以及低通滤波器(Low-pass filter)共同形成，目的是将误差检测模块14传来的检测结果转变为能用来控制震荡器18震荡周期的频率调整值30C。结合误差检测模块14、滤波模块16以及震荡器18，就形成一锁相回路。另一方面，输入讯号30B也会传输至估测模块22，让估测模块22能根据输入讯号30B中数据变化的情形产生一频率估计值30D；频率估计值30D也能用来控制震荡器18的时钟30E的震荡周期，其目的是要提供锁相回路锁相过程的初始值。要以数字的输入讯号30B来产生初始值，估测模块22中可设有零越检测器(zero-crossing detector)28A、取样计数器(sample counter)28B以及计算电路28c。而锁相电路10中的监测电路20则用来根据误差检测模块14检测的结果来控制开关电路24，以选择是要以滤波模块16的频率调整值30C来控制震荡器18，或是以估测模块22的频率估计值30D来控制震荡器18。
至于已知锁相电路10运作的原理，请继续参考图2(及图1)。图2为锁相电路10运作的过程中，各相关讯号的波形及锁相过程的时序图；图2的横轴即为时间。图2中由上至下，分别是一数据时钟CKd、数据讯号30A以及输入讯号30B的波形时序图，各波形的纵轴为波形振幅；接下来的曲线32则是频率估计值30D随时间变化的情形(纵轴代表频率估计值的大小)，曲线34则是锁相电路10锁相过程中时钟30E的频率随时间变化的情形(纵轴代表频率的大小)；也就是震荡器18震荡频率随时间变化的情形。如数据讯号30A所示，配合数据时钟CKd，数据讯号30A中携载有多笔数据，每笔数据就对应于数据时钟CKd的一个周期Td；换句话说，数据时钟CKd的频率就对应于数据讯号30A中数据的鲍率(Baud rate)。举例来说，在图2中的时段T0，数据讯号30A有延续三个数据周期Td的高电平，可代表三笔连续的数字数据“1”。时段T1则有延续两个数据周期Td的低电平，可视为两笔连续的数字数据“0”。由上述说明可知，数据讯号30A中的数据要配合数据时钟CKd才能正确解读；若是没有数据时钟CKd供参考，数据讯号30A中的数据可能被错误地解读。举例来说，没有数据时钟CKd可供参考，就不能分辨出来时段T0中到底是有一笔、两笔或三笔还是更多笔的数字数据“1”了。
不过，在现代的电路应用中，通常都仅会传输数据讯号30A本身，并不会传输数据时钟CKd；换句话说，在解读数据讯号30A时，并没有数据时钟CKd可供参考。而锁相电路10就是要在这样的情形下，仅根据数据讯号30A来取还(retrieve)与数据讯号30A中各笔数据同步的数据时钟，以便解读数据讯号30A中的每笔数据。而震荡器18所产生的时钟30E，在锁相稳定后，就可用来当作是数据讯号30A的数据时钟。若要以数字式的锁相电路10来取还数据讯号30A的对应数据时钟，可先经由一模拟/数字转换电路12配合一取样时钟CK0的触发来将数据讯号30A取样为数字形式的输入讯号30B。如图2中所示，输入讯号30B中各取样点之间的间隔时间，就是取样时钟CK0的取样周期Ts。取样后得到的输入讯号30B一方面输入至锁相回路中，一方面则输入至估测模块22中。
为了方便数据时钟的取还，数据讯号30A中的数据都经过特殊的编码，使得数据讯号30A中各笔数据综合以后具有特定的统计性质。举例来说，记录于光盘片上的数据会经过特定的编码，使得光盘片上的数据被读出为数据讯号30A后，每1024笔数字数据中(也就是1024个数据时钟的周期中)平均会有216个数据转换(transition)，每个数据转换就是由数字“1”变为数字“0”，或是由数字“0”变为数字“1”。对应地，由数据讯号30A取样而得的输入讯号30B，在其高低电平间可定义出一个零电平(如图2中标出的电平L0)；数据转换反映在输入讯号30B中，就变成了讯号的零越(zero-crossing，即穿越电平L0)。举例来说，在图2中的时间点t3、t4及t5附近，就分别有三个零越发生，对应于三个数据转换。在时间点t 3，输入讯号30B由前一取样值的低电平而穿越电平L0达到高电平；在时间点t4，输入讯号30B则由前一取样值的高电平穿越电平L0而变为低电平。利用数据讯号30A、输入讯号30B中数据所具有的特定统计性质，估测模块22就能估计出数据时钟的周期。举例来说，估测模块22可计算输入讯号30B中有几个零越发生，由于统计上每1024笔数据就有216个零越，估测模块2累算至216个零越所需要的时间，应该就相当于1024个数据时钟的周期。根据这样的原理，估测模块22就能估计出数据时钟的频率，并产生出对应的频率估测值30D。
估测模块22要实现上述的频率估测，可经由零越检测器28A累计零越发生的数目，取样计数器28B可由取样时钟CK0的触发来计算零越累计期间总共经过了多少个取样周期Ts(也就是累计取样了多少个取样值)；最后计算电路28C可经由取样计数器28B来计算出能用来控制震荡器18的频率估测值。延续前述的例子，假设数据编码使得数据讯号30A、输入讯号30B中平均每1024笔数据中有216个零越；则当零越检测器28A开始累计输入讯号30B中零越的数目时，也会同时触发取样计数器28B开始累记取样点的数目。由于取样周期Ts的长短固定，计算取样点的数目(也就是计数经过了几个取样周期)，就能知道经过的时间总长。当零越检测器28A累计至216个零越时，取样计数器28B也会停止累计取样点的数目。计算电路28C可以用一位移暂存器来实现除法的功能，将取样点的个数除以1024，这样计算出来的结果就代表了一笔数据中平均包含有几个取样周期(或称之为OSR，Over Sampling Rate)。由于取样周期Ts的时间长短已知，上述计算的结果可代表一笔数据会延续多长的时间，换句话说，也就是数据时钟的周期Td有多长；等效上，也就可得到数据时钟频率的估计值，也就是频率估计值30B。在实施时，估测模块22可每隔一段时间就开始累计零越的数目以陆续得到一系列的频率估计值。举例来说，如图2中代表频率估计值30D的曲线32所示，估测模块22可在时间点t0、t1、t2开始由零累计零越的数目，由时间点t0开始累计后，假设到时间点t3时零越的数目累计至216，估测模块22就能根据时间点t0到时间点t3间输入讯号30B取样点的总数(等效上就是时间点t0到t3间经过的时间)计算估计出一个频率估计值30D(其值为时变率(rate)r3，如图2中所标示)。同理，若由时间点t1开始累计后，到时间点t4时累计得216个零越，则估测模块22也能在时间点t4产生另一个频率估计值30D(即时变率r4)。以此类推，估测模块22就能在时间点t3、t4、t5、t6陆续产生一系列的频率估计值30D(即时变率r3到r5等等)。
不过，由于“1024笔数据中有216个零越”这个特性是一统计上的巨观性质，理论上要观察无限长输入讯号30B所组成的数据序列，才能统计出平均每1024笔数据中有216个零越。若仅取输入讯号30B中一段有限长时间来估计平均要经过几笔数据才能累计出216个零越，则得出的结果可能是1022、1023，或是1025、1026等等的以1024为中心分布的随机值。连带地，估测模块22在不同时段产生的频率估计值30D，也都会形成乱数的随机分布，就如图2中代表频率估计值30D时变情形的曲线32所示。由于计算出不同频率估计值30D的时段会重叠，不同时间得出的频率估计值30D虽为随机变数，但彼此之间会有相当的关连(corre1ation)。举例来说，时间点t3的频率估计值是根据输入讯号30B在时间点t0到t3间的统计特性而求得，而时间点t4的频率估计值则是根据时间点t1至t4间的情形，故时间点t3、t4的频率估计值皆与输入讯号30B在时间点t1至t3间的变化情形有关。换句话说，时间点t3、t4的频率估计值在统计上不会是完全独立(independent)的。
除了估测模块22产生的频率估计值30D之外，误差检测模块14、滤波模块16若通过开关电路24连接于震荡器18，就能形成典型的回授锁相回路，误差检测模块14在比较输入讯号30B以及时钟30E后，可通过滤波模块16(及开关电路24的连接)回授控制震荡器18来调整时钟30E的频率(或相位)，使时钟30E能在反覆的误差检测-频率调整的回授过程中，逐渐与输入讯号30B锁定同步，最终使得时钟30E锁定为输入讯号30B的数据时钟(就如同数据时钟CKd一样)。不过，上述锁相回路仅能在时钟30E的频率与输入讯号30B(数据讯号30A)的正确鲍率相差不多的情形下才能藉着回授调整来使时钟30E与输入讯号30B同步；若两者间的差异过大，锁相回路就无法有效地将时钟30E锁定与输入讯号30B同步。所以，锁相电路10中设有监测电路20来控制开关电路24，以便让震荡器18切换使用估测模块22的频率估计值30D以及滤波模块16的频率调整值30C来调整时钟30E的频率。如图2中代表时钟30E频率时变情形的曲线34所示，其中频率fc代表输入讯号30B对应数据时钟的频率，而锁相电路10的目的就是要使时钟30E的频率锁定至频率fc。以频率fc为中心，频率fb0、fb1代表的是锁相回路能有效锁相的频率范围。换句话说，若时钟30E的频率在频率fb0、fb1之间，则锁相回路能有效地藉由回授调整使时钟30E的频率锁定至频率fc。相反地，若时钟30E的频率大于频率fb1或小于频率fb0，则锁相回路就无法有效地将时钟30E的频率收敛锁定至频率fc了。在这种情形下，就可利用估测模块22的频率估计值30D来重新调整时钟30E的频率。
综合以上所述，锁相电路10锁相的过程可描述如下。当估测模块22尚在累计零越数目而未能提供新的频率估计值30D时，监测电路20会控制开关电路24将震荡器18连接于滤波模块16，让锁相回路连接运作，以滤波模块16提供的频率调整值30C来通过震荡器18回授控制时钟30E的频率。当估测模块22累计零越的数目至一定值(譬如说是前面提到的216)后，估测模块22就能产生出一个新的频率估计值30D。此时监测电路20则会根据误差检测模块14产生的比较结果来判断时钟30E与输入讯号30B间同步情形的相位及/或频率误差是否已经大于一预设值。若误差已大于该预设值，代表此时时钟30E的频率可能已经逸散到频率fb0及fb1所定义的范围之外，即使锁相回路继续运作，仍无法让时钟30E与输入讯号30B同步。在这种情况下，监测电路20会使开关电路24切换，让震荡器18接受估测模块22所产生的频率估计值30D并据此重新调整时钟30E的频率。接下来监测电路20又会控制开关电路24切换，再度由锁相回路来进行锁相过程。相对地，若监测电路20由误差检测模块14提供的比较结果得知输入讯号30B和时钟30E间同步情形的误差已经小于预设值，代表时钟30E的频率应该已经进入频率fb0、fb1定义的范围内，锁相回路继续运作就能将时钟30E锁定与输入讯号30B同步。此时监测电路20就不会将开关电路24切换，使得锁相回路能持续连通运作，震荡器18也不必接受估测模块22提供的频率估计值30D来重新调整时钟30E的频率。举例来说，如图2中代表时钟30E频率时变情形的曲线34所示，在时间点t3之前，时钟30E的频率由锁相回路来调整控制；到了时间点t3，估测模块22产生一新的频率估计值30D(即时变率r3)，同时监测电路20根据误差检测模块14提供的误差资讯判断时钟30E的频率已经无法收敛锁定至频率fc(即正确鲍率对应的频率)。此时监测电路20就会切换开关电路24，让震荡器18接受频率估计值30D的控制而将时钟30E的频率调整为频率f3(即对应于时变率r3的频率)。而后开关电路24会再度切换，再度以锁相回路来修正时钟30E的频率。锁相回路由时间点t3持续运作至时间点t4时，估测模块22又靠着累计零越数目而产生出一个新的频率估计值30D(即时变率r4)。监测模块20再度检查时钟30E及输入讯号30B两者间同步情形的误差；此时误差还是过大，故监测电路20再度使开关电路24切换，让震荡器18能根据时间点t4时的频率估计值30D来将时钟30E的频率重新调整为频率f4(即对应于时变率r4的频率)。调整后开关电路24再度使锁相回路接手后续的锁相过程。锁相回路持续运作至时间点t5后，再度因同步误差过大而再根据时间点t5的频率估计值30D(即时变率r5)调整时钟30E的频率为频率f5(即对应于时变率r5的频率)。由于频率f5已经落入频率fb0及fb1定义的范围内，锁相回路后续的锁相过程应可顺利收敛而使时钟30E逐渐与输入讯号30B同步。即使到了时间点t6估测模块22再度产生新的频率估计值，监测电路20也会因时钟30E与输入讯号30B间同步的误差已经小于预设值而控制开关电路24不再切换，以便使锁相回路持续运作，终使时钟30E锁定与输入讯号30B同步。
由上述描述可知，估测模块22产生的频率估计值30D相当于锁相回路运作时的初始值，若是频率估计值30D对应的频率能落入频率fb0、fb1定义的范围间，后续锁相过程就能顺利的将时钟30E锁相同步。反之，若频率估计值30D对应的频率就落在频率fb0、fb1定义的范围之外，锁相回路后续的锁相过程就无法顺利锁相。因此，频率估计值30D是否能落入频率fb0、fb1定义出的有效锁相频率范围，是锁相电路10能否顺利锁相的关键之一。不过，就像前面讨论过的，估测模块22所提供的频率估计值30D其实是随机的，而且此已知估测模块22在不同时间产生出来的频率估计值30D还会有统计上的关连。换句话说，若输入讯号30B在某一时段内的统计特性偏离整体巨观的统计特性，则由该时段累计出来的多个频率估计值30D都会偏离正确鲍率对应的频率，导致连续的数个频率估计值30D都无法落入频率fb0、fb1定义出的频率范围内。举例来说，延续前面提到的例子，若输入讯号30D整体巨观的统计性质是在1024笔数据中有216个零越，但输入讯号30D在某一段时间内，数据转换较为频繁，平均起来每1000笔数据中就有216个零越；则估测模块22利用这段时间估计出来的多个频率估计值，都会高于正确鲍率对应的频率。这样一来，即使监测电路20不断利用这些频率估计值来修正时钟30E的频率，也无法在短时间内完成相位锁定，也使得上述已知的锁相过程要耗费较多的时间。
发明内容
因此，本发明的主要目的在于提供一种以扰频方式产生变异程度较大的一系列频率估计值，使得这一系列频率估计值能广泛涵盖锁相回路有效锁相的频率范围，使得锁相过程能利用较少的频率估计值就能完成，减少锁相所需的时间，增加锁相电路运作的效能。
为了实现本发明的上述目的，提供了一种锁相方法，用来根据一输入讯号产生一与该输入讯号同步的时钟；该输入讯号中包含有多笔数据；而该方法包含有根据该输入讯号中数据变化的情形产生一频率估计值；进行一扰频步骤，以将一预设比率乘以该频率估计值以更新该频率估计值；根据扰频步骤中更新后的频率估计值调整该时钟的频率，使该时钟的频率对应于该更新后的频率估计值；以及改变该预设比率，使得在进行另一次的扰频步骤时，是以该改变后的预设比率来更新该扰频步骤中的频率估计值。
本发明还提供了一种锁相方法，用来根据一输入讯号产生一与该输入讯号同步的比对时钟；该输入讯号中包含有多笔数据；而该方法包含有对应于一输入讯号以产生一频率调整值；对应于该输入讯号以产生一扰频频率估测值，其中该扰频频率估测值是利用一扰频步骤所产生；当该比对时钟与该输入讯号的同步误差超过一预设值时，利用经由该扰频频率估测值以成为一新比对时钟；当一比对时钟与该输入讯号的同步误差未超过一预设值时，以该频率调整值成为该新比对时钟；以及将该新比对时钟与该输入讯号进行比对，用以调整该新比对时钟。
本发明还提供了一种锁相电路，用来根据一输入讯号产生一与该输入讯号同步的时钟；该输入讯号中包含有多笔数据；而该锁相电路包含有一估测模块，用来根据该输入讯号中数据变化的情形产生一频率估计值；一扰频模块，电连于该估测模块，用来将一预设比率乘以该频率估计值以更新该频率估计值；一震荡器，用来根据扰频模块中更新后的频率估计值调整该时钟的频率，使该时钟的频率对应于该更新后的频率估计值；以及其中当该扰频模块更新该频率估计值后，会改变该预设比率，使得当该扰频模块在另一次要产生更新后的频率估计值时，是以一相异的预设比率乘以该估测模块产生的频率估计值以更新该频率估计值。
在已知技术中所产生出来的一系列频率估计值常会因为相互间的统计关连，而使得一连串的多个频率估计值都无法落入锁相回路有效运作的频率范围；即使锁相过程中不断利用这些频率估计值来修正，也无法有效锁定，使得锁相过程拉长，锁相电路运作的效能低落。
在本发明中，则在已知的锁相架构下新增一扰频步骤及相关电路，能产生变异程度较大的一系列频率估计值，并增加这些频率估计值涵盖的范围以包含锁相回路有效锁相的频率范围，使得本发明的锁相电路能利用较少的频率估计值就完成锁相，减少锁相过程所需耗费的时间，增进锁相电路运作的效率。
图1为一已知锁相电路功能方块的示意图。
图2为图1锁相电路运作过程中相关讯号的波形时序图。
图3为本发明锁相电路功能方块的示意图。
图4为图3锁相电路运作过程中相关讯号的波形时序图。
图5为图3中扰频模块一实施例的功能方块示意图。
图6为图5中扰频模块与估测模块协同工作的流程图。
图7为图5中扰频模块扰频前后各频率估计值随时间变化的示意图。
附图标号说明10、50锁相电路 12、52转换电路14、54误差检测模块 16、56滤波模块18、58震荡器 20、60监测电路22、62估测模块 24、64开关电路26A、66A频率检测器 26B、66B相位检测器28A、68A零越检测器 28B、68B取样计数器28C、68C计算电路 30A、70A数据讯号30B、70B输入讯号 30C、70C频率调整值30D、70D、70F频率估计值 30E、70E时钟32、34、72、74曲线 76扰频模块78A乘法器78B多工器80控制足标 82A、82B记号100流程 102-112步骤CK0、CK1取样时钟 CKd数据时钟Td周期 T0、T1、Ta-Tb时段t0-t7时间点 L0电平r3-r5、R3-R5时变率 f3-f5、F3-F4、fa1-fa5频率
具体实施例方式
请参考图3。图3为本发明锁相电路50一实施例的电路方块的示意图。锁相电路50中设有一误差检测模块54、一滤波模块56、一震荡器58、一监测电路60、一估测模块62、一开关电路64及一扰频(rate dithering)模块76。锁相电路50可以是一数字式的锁相电路，并配合一转换电路52来将一模拟形式的数据讯号70A转换为输入讯号70B。类似于图1中已知锁相电路50的配置，震荡器58可受控震荡出特定频率的时钟70E。误差检测模块54中可设有频率检测器66A及相位检测器66B，以比较出时钟70E和输入讯号70B间同步情形的频率和相位差，并将比较所得的结果提供给滤波模块56及监测电路60。滤波模块56可根据误差检测模块54传来的比较结果，产生可控制震荡器58的频率调整值70C。监测电路60则可根据误差检测模块54提供的比较结果控制开关电路64切换。若开关电路64切换至滤波模块56而将频率调整值70C传输至震荡器58，误差检测模块54、滤波模块56与震荡器58三者就结合为一锁相回路，以回授控制的方式来调整时钟70E的频率，使时钟70E得以和输入讯号70B同步。
另外，类似于已知电路中配置，本发明中也设有估测模块62，用来产生频率估计值70D；估测模块62中则可设有零越检测器68A、取样计数器68B及计算电路68C。类似于已知技术中频率估计值30D的产生原理，本发明中也可利用输入讯号70B中零越发生的数目及取样点的数目来计算出频率估计值70D。本发明锁相电路50与已知锁相电路10最重要的不同处之一，就是本发明在用来产生频率估计值70D的估测模块62之后，另设有一扰频模块76，用来根据频率估计值70D产生更新后的频率估计值70F。监测电路60可根据误差检测模块54传来的比较结果，判断是否要切换开关电路64，以利用扰频模块76更新后的频率估计值70F来修正时钟70E的频率。
请继续参考图4。图4为本发明中锁相电路50运作时，各相关讯号的波形时序图；图4的横轴为时间。类似于已知锁相电路10，锁相电路50也是用来根据数据讯号70A、输入讯号70B来取还同步的时钟70E，以便解读数据讯号70A、输入讯号70B中的数据。图4中由上而下排列的，分别就是一与数据讯号70A中各笔数据同步的数据时钟CKd、数据讯号70A以及转换电路52受一取样时钟CK1的触发而取样得到的输入讯号70B；各波形的纵轴即为波形振幅的大小。而估测模块62也可累计输入讯号70B中零越及取样点的数目来产生频率估计值70D；频率估计值70D传至扰频模块76，由扰频模块76将其更新为频率估计值70F。如图4中所示，图4中的曲线72就代表在不同时间所产生的频率估计值70F(纵轴即为对应时变率的大小)。举例来说，估测模块62可分别在时间点t0、t1、t2开始累计输入讯号70B零越及取样点的数目，并分别在时间点t3、t4及t5产生出频率估计值70D；而扰频模块76则根据这些频率估计值产生出更新后的频率估计值70F，分别就是在时间点t3、t4及t5的时变率R3、R4及R5。每当估测模块62产生一个频率估计值70D，监测模块60就会根据误差检测模块54比较时钟70E与输入讯号70B同步情形所得的比较结果来判断是否以频率估计值70F来修正时钟70E的频率。如图4中代表时钟70E的频率受控变化的曲线74所示(其纵轴为频率)，在扰频模块76产生出频率估计值70F的时间点t3，时钟70E与输入讯号70B间同步的误差过大(大于一预设值)，代表此时时钟70E的频率未能进入锁相回路有效锁相的频率范围内(即由频率fb0、fb1定义出的频率范围)，监测电路60就会切换开关电路64，让震荡器58得以根据时间点t3的频率估计值70F来将时钟70E的频率修正为频率F3(即对应于时变率R3的频率)。然后开关电路64会再度切换而由锁相回路回授调整时钟70E的频率。到了时间点t4，扰频模块76再度根据估测模块62提供的频率估计值70D而产生更新后的频率估计值70F，监测电路60也因为锁相的误差仍大(大于预设值)而再度让震荡器58将时钟70E的频率修正为频率F4(即对应于时变率R4的频率)；由于频率F4已经落入锁相回路能有效锁相的范围内，即使在时间点t5扰频模块76又再产生一更新后的频率估计值70F，监测电路60也会因为同步的误差已经小于预设值而使开关电路64不再切换，由锁相回路持续运作而将时钟70E的频率锁定至数据讯号70A鲍率对应的频率fc。这样一来，时钟70E也就能作为锁相电路50取还的数据时钟了。
请参考图5。图5为本发明中扰频模块76一实施例的示意图。在本实施例中，扰频模块76设有5个乘法器78A及一多工器78B，乘法器78A分别用来将频率估计值70D乘以-2/32、-1/32、0、1/32及2/32等等不同的预设倍率；多工器78B则由一控制足标80来控制，以便选择一乘法器乘出的结果来和频率估计值70D相加，以得到更新后的频率估计值70F。换句话说，藉由控制足标80的控制，频率估计值70F可以是频率估计值70D的(1-2/32)、(1-1/32)、1、(1+1/32)及(1+2/32)倍这五种不同的预设比率。
请参考图6(并同时参考图3至图5)。图6中所示的流程100，即为本发明中估测模块62与扰频模块76协同运作产生出频率估计值70F的流程。流程100设有下列步骤步骤102开始。
步骤104设定初始值。估测模块62中的零越检测器68A及取样计数器68B中的计数器可先重置(reset)为零。
步骤106随着输入讯号70B随时间变动而开始累计零越及取样点的个数。零越检测器68A可检测零越的发生并累计发生的次数；取样计数器68B则可根据取样时钟CK1的触发而累计取样点的数目。举例来说，在图4中，输入讯号70B在时间点t3至t5间共有19个取样点，3个零越。
步骤108判断是否满足特定条件而中止计数并开始产生频率估计值70D。在本发明一实施例中，可按照零越的数目是否超过一预设数目来决定是否中止计数。延续前面讨论过的例子，可利用“1024笔数据中有216个零越”这个输入讯号的统计特性来估计输入讯号70B对应的鲍率。在此种情形下，只要零越的个数累计增加到216个，就可中止计数。若不中止计数，则回到步骤106持续累进零越及取样点的数目。若中止计数而要开始产生频率估计值，就可进行至步骤110。
步骤110由估测模块62计算频率估计值70D。运用的原理可沿用前面讨论过已知技术的原理；在不妨碍本发明技术披露的情形下，不再赘述。
步骤112在扰频模块76中设定多工器78B的控制足标80以进行扰频。
在本实施例中，控制足标80依序设定为1到5，可分别控制多工器78B选择倍率为-2/32到2/32的乘法器所乘出的结果来更新频率估计值70D(请参考图5)。而每次进行至本步骤就将控制足标80依序更改一次。举例来说，若第一次进行本步骤时控制足标80为1，第二次进行本步骤时就将控制足标设为2，以此类推。等到控制足标80变成5之后，下一次进行本步骤时再重复将控制足标80设为1。当进行本步骤时，在控制足标80为1时，扰频模块76也会将估测模块62产生的频率估计值70D储存起来(譬如说是在一数据缓冲器中)；当控制足标80依序由1改变至5的过程中，扰频模块76也会依据同一个频率估计值70D来依序以五种不同的倍率来更新该频率估计值70D，进而产生出五种不同的更新后频率估计值70F。当控制足标80又重复由1开始时，扰频模块76又可将此时的频率估计值70D储存起来，以产生后续的五个更新后的频率估计值70E。产生更新后的频率估计值70E后，就可递回至步骤104开始继续产生后续的频率估计值。
请参考图7。图7为频率估计值70D及70F对应频率的时序图。图7的横轴为时间，纵轴为频率的大小。其中空心圆的记号82A代表不同频率估计值70D所对应的频率，实心圆点的记号82B用来代表不同频率估计值70F所对应的频率；沿用图4中的标示，频率fb0、fb1标示出锁相回路能有效锁相的频率范围，频率fc则代表数据讯号70A正确鲍率对应的频率。在此处假设估测模块62是依据已知的估测模块22(见图1)来实现，所以记号82代表的也可看做是已知技术中频率估计值30D对应的频率。对照前述本发明扰频模块76的工作原理，举例来说，估测模块62分别在时间点ta至te产生五个不同的频率估计值70D。假设在时间点ta时，扰频模块76在步骤112中将控制足标80设定为1，故扰频模块76就会依据时间点ta的频率估计值70D来分别产生时间点ta至te的五个更新后的频率估计值70F，分别对应于频率fa1至fa5。由于控制足标80为3时，对应乘法器的倍率为0，故时间点tc的频率估计值70F与时间点ta的频率估计值70D相同，皆对应于频率fa3。而时间点ta至te的五个频率估计值70F分别对应的频率fa1至fa5，就分别是频率fa3的(1-2/32)、(1-1/32)、1、(1+1/32)及(1+2/32)倍等等的预设比率。同理，根据时间点tf的频率估计值70D，扰频模块76就能分别产生出时间点tf至tj另外五个相异的频率估计值70F。
由图7可看出估测模块62的频率估计值70D在经过扰频模块76的扰频而更新为频率估计值70F后，其对应频率分布的范围就会更广，更能将锁相回路由频率fb0、fb1定义的有效锁相频率范围包括在其中。举例来说，在时段Ta、Tb及Tc中，因为频率估计值70D的随机分布加上不同频率估计值70D相互间的统计关连，使得连续的十余个频率估计值70D都无法落入锁相回路的有效锁相频率范围内。相对地，在经过本发明扰频模块76的扰频后，就有数个频率估计值70F能落入有效锁相的频率范围内。如前所述，在锁相电路运作的过程中，会不断依据频率估计值来修正时钟的频率；当未加入扰频的已知锁相电路10运作于时段Ta、Tb或Tc中时，会因为频率估计值一直未进入有效锁相的频率范围而无法锁相。相对地，当本发明的锁相电路50运作于时段Ta、Tb或Tc时，就能依据有效锁相频率范围内的频率估计值70F来完成锁相。因此，藉着扰频而增加频率估计值70F的变异度，本发明就能有效减少锁相所需的时间，增进锁相电路运作的效能。依据实际运用于数字多功能光盘(DVD)读取电路中的锁相电路来估计本发明的效益，可发现已知技术平均需要九个频率估计值才能进入有效锁相的频率范围，而本发明经过扰频后，仅需四个频率估计值70F就能进入有效锁相的频率范围，因此锁相所需的时间也大略可减少一半。
当然，图5至7中的扰频方法仅为本发明的一个实施例，本发明也可利用其他的方法来增加频率估计值的变异程度。举例来说，图5中乘法器78A的数目及倍率皆可改变，以产生不同数目、大小的频率估计值70F。另外，也可改变扰频的方法。举例来说，在图7中可分别利用不同时间点的频率估计值70D来根据不同的控制足标80产生对应的频率估计值70F；像是以时间点ta的频率估计值70D的(1-2/32)倍当作时间点ta的频率估计值70F，再以时间点tb的频率估计值70D的(1-1/32)倍当作时间点tb的频率估计值70F；以此类推。凡是能适度增加频率估计值变异程度的方法，都能使用于本发明的扰频方法中，以增加频率估计值的涵盖范围，将有效锁相的频率范围纳入其中。
总结来说，在已知技术中，因为估测模块22产生的不同频率估计值之间会有相当程度的统计关连，常使一系列的频率估计值都偏离有效锁相的频率范围，使已知锁相电路10不能利用频率估计值来修正时钟的频率，并使锁相的过程需要较长的时间才能完成，减低已知锁相电路运作的效能。相较之下，本发明的锁相电路50中则另以一扰频模块进行扰频，以增加各频率估计值70F间的差异程度，增加频率估计值70F对应频率的涵盖范围，以纳入有效锁相的频率范围，使频率估计值70F能更频繁地进入有效锁相的频率范围，加速锁相的过程，增进锁相电路运作的效能。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
权利要求
1.一种锁相方法，用来根据一输入讯号产生一与该输入讯号同步的时钟；该输入讯号中包含有多笔数据；而该方法包含有根据该输入讯号中数据变化的情形产生一频率估计值；进行一扰频步骤，以将一预设比率乘以该频率估计值以更新该频率估计值；根据扰频步骤中更新后的频率估计值调整该时钟的频率，使该时钟的频率对应于该更新后的频率估计值；以及改变该预设比率，使得在进行另一次的扰频步骤时，是以该改变后的预设比率来更新该扰频步骤中的频率估计值。
2.如权利要求1的方法，其中当根据一扰频步骤中更新后的频率估计值来调整该时钟的频率前，先进行一判断步骤，以根据该时钟与该输入讯号间相位或频率的差异来决定是否要根据该扰频步骤中更新后的频率估计值来调整该时钟的频率。
3.如权利要求2的方法，其中在该判断步骤中，若该时钟与该输入讯号间相位或频率的差异大于一预设值，则根据该扰频步骤中更新的频率估计值来调整该时钟的频率。
4.一种锁相电路，用来根据一输入讯号产生一与该输入讯号同步的时钟；该输入讯号中包含有多笔数据；而该锁相电路包含有一估测模块，用来根据该输入讯号中数据变化的情形产生一频率估计值；一扰频模块，电连于该估测模块，用来将一预设比率乘以该频率估计值以更新该频率估计值；一震荡器，用来根据扰频模块中更新后的频率估计值调整该时钟的频率，使该时钟的频率对应于该更新后的频率估计值；以及其中当该扰频模块更新该频率估计值后，会改变该预设比率，使得当该扰频模块在另一次要产生更新后的频率估计值时，是以一相异的预设比率乘以该估测模块产生的频率估计值以更新该频率估计值。
5.如权利要求4的锁相电路，其还包含有一监测电路，用来根据该时钟与该输入讯号间相位或频率的差异来决定是否要将该扰频模块中更新后的频率估计值传输至该震荡器以调整该时钟的频率。
6.如权利要求4的锁相电路，其中若该监测电路比较出该时钟与该输入讯号间相位或频率间的差异大于一预设值，则将该扰频模块中更新的频率估计值传输至该震荡器。
7.一种锁相方法，用来根据一输入讯号产生一与该输入讯号同步的比对时钟；该输入讯号中包含有多笔数据；而该方法包含有对应于一输入讯号以产生一频率调整值；对应于该输入讯号以产生一扰频频率估测值，其中该扰频频率估测值是利用一扰频步骤所产生；当该比对时钟与该输入讯号的同步误差超过一预设值时，利用经由该扰频频率估测值以成为一新比对时钟；当一比对时钟与该输入讯号的同步误差未超过一预设值时，以该频率调整值成为该新比对时钟；以及将该新比对时钟与该输入讯号进行比对，用以调整该新比对时钟。
8.一种锁相电路，用来根据一输入讯号产生一与该输入讯号同步的比对时钟；该输入讯号中包含有多笔数据；而该锁相电路包含有一误差检测模块，依据该比对时钟与该输入讯号间频率或相位的差产生一频率调整值；一扰频模块，对应于一频率估计值以产生一扰频频率估计值；以及一震荡器，当该比对时钟与该输入讯号间相位或频率间的差异小于一预设值时，该震荡器是根据该频率调整值来调整该比对时钟的频率，当该比对时钟与该输入讯号间相位或频率间的差异大于该预设值时，该震荡器是根据该扰频频率估计值来调整该比对时钟的频率。
9.如权利要求8的锁相电路，还包含一估测模块，用来产生该频率估计值；以及一转换电路，用来接收一具有多个取样周期的取样时钟，并根据一数据讯号于该取样时钟中各取样周期对应的讯号电平产生该输入讯号；而该估测模块是根据一预设时间内取样周期的数目，以及该预设时间内该输入讯号讯号电平交替改变的次数来产生该频率估计值。
10.如权利要求8的锁相电路，还包含一监测电路，用来根据该比对时钟与该输入讯号间相位或频率的差异来决定是否要将该扰频模块中的扰频频率估计值传输至该震荡器以调整该比对时钟的频率。
全文摘要
本发明提供一种锁相方法及相关电路，以根据一输入讯号产生一同步的时钟。该方法包含有根据该输入讯号中数据变化的情形产生一频率估计值，进行一扰频步骤来将该频率估计值乘以一预设比率以更新该频率估计值，并根据该更新后的频率估计值调整该时钟的频率。其中每次进行扰频步骤时，该预设比率会依一预设法则改变，以在不同的扰频步骤中使用不同的预设比率来更新频率估计值。
文档编号H03L7/08GK1404225SQ0214719
公开日2003年3月19日 申请日期2002年10月25日 优先权日2002年10月25日
发明者马清文, 文治中 申请人:威盛电子股份有限公司