专利名称：电压控制振荡电路及pll电路的制作方法
技术领域：
本发明涉及振荡频率范围为宽带的电压控制振荡电路(VCO)。特别涉及能抑制外部干扰及噪声影响的VCO。
VCO组装入锁相环电路(PLL)用于半导体装置。PLL电路输出的振荡信号作为时钟信号供给半导体装置内外的电路部件。
VCO对于PLL电路振荡信号的振荡特性的精度、稳定性影响很大。VCO由于半导体装置制造过程中的离散、使用环境的温度、电源电压的波动等外部干扰，引起对于输入电压Vin的输出振荡频率fout的特性发生变化。再有，近些年里要求宽带的振荡频率范围。为满足该要求，对于振荡频率范围的宽带域化，将对于VCO的输入电压的振幅频率的增益做得大些。但是，该振荡频率的增益一做得大，就会产生对于外部干扰，输出振荡频率fout的变动也变大的问题。
发明内容
根据本发明的实施形态的电压控制振荡电路，包括第1电流控制振荡电路，输出作为第1控制电流和第1增益的积算值的第1频率的振荡信号，第1电压电流变换电路，输出作为第1控制电压和第1基准电压的电压差与第2增益的积算值的第1输出电流，第1基准电流电路，输出定电流，控制电流电路，输出可变的第2输出电流，以及加法器，将所述第1控制电流设定成所述第1输出电流、所述定电流和所述第2输出电流的和。
根据本发明的实施形态的锁相环电路，能输入具有基准频率的时钟信号，包括第1电流控制振荡电路，输出作为第1控制电流和第1增益的积算值的第1频率的振荡信号，第1电压电流变换电路，输出作为第1控制电压和第1基准电压的电压差与第2增益的积算值的第1输出电流，第1基准电流电路，输出定电流，控制电流电路，输出可变的第2输出电流，加法器，将所述第1控制电流设定为所述第1输出电流、所述定电流和所述第2输出电流之和，分频器，将所述第1频率分频，频率相位比较器，求出对于分频后的所述第1频率的所述基准频率的差，充电激励电路，输出与所述差对应的第3输出电流，以及环路滤波器，输出与所述第3输出电流的积分值成比例的所述第1控制电压。
根据本发明的实施形态的锁相环电路，能输入具有基准频率的时钟信号，包括，第1电流控制振荡电路，输出作为第1控制电流和第1增益的积算值的第1频率的振荡信号，第1电压电流变换电路，在所述第1控制电流上加上第1控制电压和第1基准电压的电压差和第2增益的积算值，第2电压电流变换电路，输出作为第2控制电压和第1基准电压的电压差和比所述第2增益大的第3增益积算值的第2输出电流，第2电流控制振荡电路，输出第2控制电流和所述第1增益的积算值的第2频率的振荡信号，第3电压电流变换电路，在所述第2控制电流上加上作为第3控制电压和第3基准电压的电压差与第4增益的积算值的第3输出电流，第4电压电流变换电路，在所述第1控制电流上加上作为所述第3控制电压和所述第3基准电压的电压差与所述第4增益的积算值的第4输出电流，分频器，对所述第2频率分频，频率相位比较器，求出对分频后的所述第2频率的所述基准频率的差，
充电激励电路，输出与所述差对应的第5输出电流，以及环路滤波器，输出与所述第5输出电流的积分值成比例的所述第3控制电压。
图1A为基本的VCO构成图。
图1B为基本的VCO输入电压对于输出频率的曲线图。
图2为实施例1相关的半导体装置的构成图。
图3A为实施例1相关的PLL电路构成图。
图3B为实施例1相关的VCO的构成图。
图4为电压电流变换器的电路图。
图5A为电流控制振荡电路的电路图。
图5B为电流控制振荡电路的控制电流对于输出频率的曲线图。
图6A为基准电流发生电路的电路图。
图6B为用于说明VCO中基准电流发生电路效果的曲线图。图6B为VCO的输入电压对于输出频率的曲线取。
图7为说明实施例1相关的VCO电路特性用的曲线图。
(a)为电流控制振荡电路的控制电流对于输出频率的曲线图。(b)为VCO的输入电压对于输出频率的曲线图。
图8为实施例2相关的VCO的构成图。
图9为说明实施例2相关的VCO的电路特性用的曲线图。
(a)为电流控制振荡电路的控制电流对于输出频率的曲线图。(b)为VCO的输入电压对于输出频率的曲线图。
图10为实施例3相关的VCO构成图。
图11为说明实施例3相关的VCO的电路特性用的曲线图。
(a)为VCO的输入电压vin2对于输出频率的曲线图。(b)为VCO的输入电压vin1对于输出频率的曲线图。
图12A为实施例4相关的PLL电路和VCO的构成图。
图12B为实施例4相关的PLL电路的构成图。
图13为说明实施例4相关的VCO电路特性用的曲线图。
(a)为VCO的输入电压vin2对于输出频率的曲线图。(b)为VCO的输入电压vin1对于输出频率的曲线图。
图14A为实施例5相关的PLL电路和VCO的构成图。
图14B为实施例5相关的PLL电路的构成图。
具体实施形态下面，参照附图对本发明的实施形态进行说明。对于相同或相似的部分赋予相同的标号并省略其说明。
(基本的VCO)基本的VCO10如图1A所示由电压电流变换器7、基准电流电路9、加法器22和电流控制振荡电路8构成。电压电流变换器7输出与输入电压vin和基准电压Vref的电压差成比例的电流I1。基准电流电路9输出基准电流Iref。加法器22将电流I1和基准电流Iref相加，输出电流I1和基准电流Iref之和即控制电流Icnt。电流控制振荡电路8输出与控制电流Icnt成比例的输出振幅频率fout的振荡信号。
这种基本的VCO10难以在不稳定(jitter)性上或构成PLL电路时，保持环路特性不变而记性振荡频率fout宽带化。以下，就宽带化利用图1B说明之。
首先，VCO电路实施宽带化前的输入电压Vin对于输出振荡频率fout的振荡特性(1)在输入电压Vin等于基准电压Vref(Vin＝Vref)时，输出振荡频率Vout输出中间频率fcenter1(fout＝fcenter1)。宽带化前的电压电流变换器7的电流增益gm1为gm1-1。
然后，VCO电路宽带化后的输入电压Vin对于输出振荡频率fout的振荡特性(2)在输入电压Vin等于基准电压Vref(Vin＝Vref)时，输出振荡频率fout输出中间频率fcenter2(fout＝fcenter2)。宽带化后电流变换器7的电流增益gm1为gm1-2。
对于从振荡特性(1)向振荡特性(2)所作的振荡频率宽带化，首先，增大基准电流电路9的基准电流Iref。中间频率从fcenter1增高至fcenter2。接着，电压电流变换器7的电流增益gm1从gm1-1变成比gm1-1大的gm1-2。通过增大电流增益gm1，能加宽振荡频率范围。
这里，假设在宽带化前的振荡特性(1)的VCO电路的输入电压Vin、和宽带化后的振荡特性(2)的VCO电路输入电压Vin上分别串入外部干扰ΔVn。设具有振荡特性(1)和(2)的VCO电路的振荡频率的变化Δfout分别为Δfout-1、Δfout-2，则Δfut-1和Δfout-2可用式1表示。
Δfout_1＝gm1_1×Gico×ΔVn··(1)Δfout_2＝gm1_2×Gico×ΔVn式中，Gico为电流控制振荡电路8的电流频率变换增益。即使串入和VCO电路的输入端子Vin同样大小的外部干扰ΔVn，根据gm1-1＜gm2-1的关系和式1，振荡特性(2)的频率变化Δfout-2比振荡特性(1)的频率变化Δfout-1大。即为了拓宽振荡频率范围，电压电流变换器7的电流增益gm1的值一增大，对外部干扰ΔVn的振荡fout的影响就大。本来，因为对外部干扰ΔVn的振荡频率fout的变动Δfout(不稳定jitter)使输出时钟的精度劣化，所以要使其尽量小。
另外，利用VCO构成的PLL电路一使电流增益gm1变化，就会有环路频率发生变化的问题。环路频带可由VCO的振荡频率增益、分频比、相位比较器增益、环路滤波器特性等计算出。PLL电路的环路频带为对PLL电路的输出振荡频率的精度、切换振荡频率时的动作特性(同步动作)等重要特性有影响的参数。因为原本就设计成最佳的值，并不希望将其变更。但VCO电路中，不改变电流增益gm1的值，就无法使振荡频率范围变化。因而，不仅变更电流增益gm1的值，而且还调整构成PLL电路的其他部分的分频比、相位比较器增益、环路滤波器特性等，有必要再度计算环路频带。
考虑到上述情况，不将VCO电路的电流增益做大，即想要不增大振荡频率增益，又能谋求实现具有较宽振荡频率范围的VCO电路。
在实施例中，就对于制作过程离散、电源电压及温度等动作环境的变化，振荡特性稳定；并且不增大振荡频率增益、而振荡频率范围宽的VCO电路进行说明。
(实施例1)(实施例1的半导体装置)如图2所示，实施例1的半导体装置31有PLL1-PLL5、基准时钟2、驱动器1-驱动器4、运算装置CPU、存储器1-3、输入装置1、2、和输出装置1、2。实施例1的半导体集成电路1有PLL1-PLL5、基准时钟2、驱动器1-4、运算装置CPU、和存储器3。半导体集成电路1连接基准时钟2。基准时钟2输出输入频率fin的时钟信号CKO。PLL1-5输入时钟信号CKO。基准时钟2理想的为晶体振荡器。
PLL1为向运算装置CPU、DSP等电路时钟输出输出频率fout1的时钟CK1。运算装置CPU等输入时钟信号CK1，进行运算等。运算装置CPU等向PLL1-PLL5输出控制时钟信号CK1-CK5的输出频率fout1、fout6、fout3-5的控制信号E1-5。PLL1根据控制信号E1改变输出振荡频率fout1。CPU能通过改变输出振荡频率fout1、改变运算速度。
PLL2根据控制信号E2向存储器读出用驱动器1输出输出频率fout6的时钟信号CK2。驱动器1输入时钟信号CK2，从存储器1及存储器3进行数据D的种类、存储器的媒体、存储器的动作性能等，读出动作速度为告诉。在切换使用存储器1-3时，根据存储器1-3每个的动作性能，驱动器材改变读出动作速度。读出动作速度与PLL2的输出频率fout6有相关关系。输出频率fout6与读出动作速度相对应，根据控制信号E2而变化。作为存储器1乃至3，可以使用CDROM、DVD、DRAM、或不挥发的存储器。
PLL3根据控制信号E3，向存储器写入用驱动器2输出输出频率fout3的时钟信号CK3。驱动器2输入时钟信号CK3，进行向存储器1及存储器3写入数据D等动作。PLL3的输出频率fout3也与写入动作速度相对应，根据控制信号E3而变化。
PLL4根据控制信号E4，向输入用驱动器3输出输出频率fout4的时钟信号CK4。驱动器3输入时钟信号CK4，从输入装置1及2进行数据D等输入动作。PLL4的输出频率fout4也同样与输入动作速度相对应，根据控制信号E4，而变化。
PLL5根据控制信号E5，而输出用驱动器4输出输出频率fout5的时钟信号CK5。驱动器4输入输出频率fout5的时钟信号CK5，从输出装置1及2进行数据D等输出动作。PLL5的输出频率fout5也同样与输出动作相对应，根据控制信号E5而变化。
(实施例1的PLL电路)实施例1的PLL1和图3A所示输入控制信号E1和输入频率fin的时钟信号CKO，输出输出频率fout1的时钟信号CK1。PLL具有频率相位比较器3、充电激励电路4、环路滤波器5、VCO电路VCO1、和分频器6。图2的PLL2-5也有和PLL一样的构成。
分频器6将输出频率fout1分频成N分之1。分频器6输出频率为输出频率fout1的N分之一的振荡信号。
频率相位比较器3将分频器6输出的振荡信号的频率和基准频率即殊途同归频率fin比较。频率相位比较器3输出分频器6的输出频率的相位和输入振荡频率fin的相位差、或与该差成比例的误差输出。
充电激励电路4输出与误差成比例的电流。
环路滤波器5对充电激励电路4输出的电流积分。环路滤波器5输出与积分后的电流值成比例的殊途同归电压Vin1。
VCO输出与输入电压Vin1和基准电压Vref的电压差成比例的输出频率fout1的时钟信号CK1。另外，VCO根据控制信号E1，使时钟信号CK1的输出振荡频率fout1变化。
由上述方法，PLL能稳定输出输出频率fout1为输入频率fin的N倍的振荡信号。
(实施例1的VCO电路)实施例1的VCO1和图3A和图3B所示输入输入电压Vin1、基准电压Vref1和控制信号E1，输出输出振荡频率fout1的振荡信号。VCO1具有电压电流变换器7、基准电流电路9、控制电流电路10、电流控制振荡电路8、和加法器22。
(实施例1的电压电流变换器)实施例1的电压电流变换器7和图4所示输入输入电压Vin1和基准电压Vref1和偏置电压Vbias，输出电流I1。电压电流变换器7有P型沟道MOSFETM24和M25。电压电流变换器7有n型沟道MOSFET M20-M23。电压电流变换器7有电阻R1。FETM24和FTEM25的漏极连接电源VDD。FETM24和FETM25的栅极连接FETM24的源极。FETM24的源极和FETM22的漏极及输出电流I1的输出端子连接。FETM25的源极和FETM23的漏极连接。FET22的栅极与输入电压Vin连接。FETM22的源极和FETM20的漏极及电阻R1的一端连接。FETM23的栅极连接基准电压Vref1。FETM23的源极连接FMT21的漏极和电阻R1的另一端。FETM20和M21的源极连接接地电压GND。
通过偏置电压Vbias，在FETM20和M21上流过相等的电流IB1、和IB2。输出电流I1为FETM22和M23的漏极电流的差分。设FETM22和M23的栅漏间电压分别为VGS(22)、VGS(23)，则式3成立。Vin=Vref-VGS(23)+R1I1+VGS(22)]]>=Vref-(IB-I1K23+Vthn)+R1I1+(IB+I1K22+Vthn)---(3)]]> 式中，Vthn为n沟道FETM22、23的阈值电压、μn为电子迁移率、COX为栅极氧化膜的单位面积电容，W及L分别为FETM22和M23的沟道宽和沟道长。
在式3中，通过增大FETM22、M23的沟道宽W，因为右边的以平方根形式表示的项变小，所以能近似成式4。因而，能取出与Vin和Vref的电压差成比例的输出电流I1。电流增益gm1为电阻R1的阻值之倒数。R1I1≅Vin-Vref]]> (实施例1的电流控制振荡电路)实施例1的电流控制振荡电路8和图5所示输入控制电流Ient，输出输出振荡频率fout1的振荡信号。电流控制振荡电路8为源极耦合型多谐振荡器的电流控制振荡电路。电流控制振荡电路8具有P沟道MOSFET M3-M5、n沟道MOSFET M1、M2、M6-M11、电容CO、和包括比较器COM的输出电平变换电路32。
FET M1的漏极接控制电流Icnt的输入端子。FETM1、M2、M8、M9的栅极接FETM1的漏极。FETM1、M2、M8和M9的源极接接地电位GND。FETM3-M5、M10和M11的抠极接电源电位VDD。FETM3-M5的栅极接FETM3的源极。FETM3的源极接FETM2的漏极。FETM4的源极接FETM6的耦极和FETM7的栅极。FETM6的源极接FETM8的抠极和电容CO的一端。FETM5的源极接FETM7的漏极和FETM6的栅极。FETM7的源极接FET9的漏极和电容CO的另一端。FETM10、和FETM11的栅极接电源电位VDD。FETM10的源极接FETM4的源极和比较器COM的+端子OUTP。FETM11的源极接FETM5的源极和比较器COM的一端子OUTM。
和控制电流Icnt同样大小的电流在FETM2的漏极电流Icnt1上流过。再有，和漏极电流同样大小的电流在FETM4和M5的源极电流Icnt2和Icnt3上流过。源极电流Icnt2和Icnt3分别使电容CO的电压升压至电压Vx。靠这一升压，FETM6或M7变成导通状态。通过FETM6或FETM7之一方变成导通状态，FETM6或M7之另一方变为截止状态。由此，FETM6和M7反复导通截止状态。电容CO的电压上升速度与控制电流Icnt大小成比例。于是，电容CO的电压上升速度与振荡频率fout1的大小成比例。
电流控制振荡电路8对于控制电流Icnt，振荡频率fout和式5那样地成比例。fout=Icnt4CoVX(VX=Vthn+ΔVX)---(5)]]>式中，Vx为电容CO的电压、设成比FETM6和FETM7的阈值Vthn稍高的电压。由式5，输出振荡频率fout1与控制电流Icnt成比例，与电容CO及n沟道FET6和M7的阈值电压Vthn几乎成反比。振荡频率fout对于控制电流Icut的电流频率变换增益Gico几乎为电容CO和阈值电压Vthn之积的倍的例数。
多振荡器型电流控制振荡电路8的振荡频率fout1对于输入电流Icut特性如图5B所示有着比例关系。倾斜着的电流频率变换正益Gico有时每个电流控制振荡电路也都有离散。对于平均的(tYPical)电流频率增益Gico，特性为线段T，对于最大的(fast)的频率增益Gico，特性为线段F，对于最小的(slow)频率增益Gico，特性为线段S。电流频率变换增益Gico存在离散的原因为FETM6和FETM7的阈值电压Vthn离散的缘故。可以认为，阈值电压Vthn之离散系半导体装置1的制造过程及外部的温度所致。
(实施例1的基准电流电路)实施例1的基准电流电路9和图6A所示输出基准电流Iref。基准电流电路9为利用负反馈的自偏置型的偏置电流电路。基准电流电路9具有P沟道MOSFET M17-M19、n沟道MOSFET M15、M16、和电阻R6。
FET17-M19的漏极接接电源电位VDD。FET M17-M19的栅极接FET M18的源极。FETM17的源极接FET M15的漏极和FET M16的栅极。FET M15的源极接接地电位GND。FETM18的源极接FETM16的漏极。FETM16的宴极接FET M15的栅极和电阻R6的一端。电阻R6的两一端接接地电位。FETM19的源极接基准电流Iref的输出端子。
基准电流电路9的构成要由电流控制振荡电路的构成作选择。通过选择基准电流电路9和电流控制振荡电路8的适当组合，电压控制振荡电路8的振荡频率fout1对于制造过程的离散、动作环境环境变化成的ΔVn能减小灵敏度Δfout。
FET M15的栅极间电压VGS(15)的值由FETM！5的电压电流特性和电阻R6而定，能依据式6求得。
I15＝K15(VGS(15)-Vthn)2··(6)VGS(15)＝RbI15式中，I15为FETM15的漏电流。K15为FETM15的常数。还有，能依据式5，求式7。I15=1Rb(I15K15+Vthn)---(7)]]>由此，可知若K15大，即FETM15的栅极宽度W大，平方根一项比FETM15的阈值电压Vthn小。若该平方根的值取ΔV，就近似式8。Iref=I15≅(ΔV+Vthn)Rb---(8)]]>将式8表示的基准电流Iref作为电流控制振荡电路8的控制电流Icnt，供给电流控制振荡电路8时的振荡频率fout1为通过将式8代入式5而求得式9。fout=Iref4CoVX=Iref4Co(Vthn+ΔVX)=14CoRb·Vthn+ΔVVthn+ΔVX---(9)]]>再有，ΔV及ΔVx对于Vthn若稍小些，fout1能近似为式10fout≅14CoRb---(10)]]>能补偿振荡频率fout1的阈值Vthn依附性。即在控制电流Icnt等于基准电流Iref时，振荡频率fout1与晶体管特性的离散无关。
图3B的电压控制振荡电路VCO1中，输入电压Vin1等于基准电压Vref1(Vin＝Vref1)，电流Ic为零(Ic＝0)时，电流I1变成零(I1＝0)，控制电流Icnt等于基准电流Iref(Icnt＝Iref)。这时，振荡频率fout1和图6B所示变成能由从基准电流电路9输出的基准电流Iref决定的稳定的频率fcenter。这里，基准电流Iref构成为输出电压控制振荡电路VCO1要求的振荡频率fout1的振荡频率范围的中间频率fcenter。由此，将基准电压Vref1作为基准改变输入电压Vin，则输出频率fout1以中间频率fcenter为基准而变化。
为了满足所要求的振荡频率范围，进而调整电压电流变换电路7的电流增益gm1。而且，如图6B所示从基准电压Vref开始改变输入电压Vin。输入电压Vin的可变范围为最小输入电压Vin-L～最大输入电压Vin-H。输入电压Vin等于标准电压Vref1(Vin＝Vref1)时，输出稳定的中间频率fcenter。振荡频率的增益(gm1×Gico)由电压电流变换电路7的电流增益gm1和电流控制振荡电路8的电流频率变换增益Gico的特性而定。电压电流变换器7和电流控制振荡电路8受半导体装置1的生产过程离散、动作环境的影响。对于平均的(typica1)振荡频率增益(gm1×Gico)特性为线段T，最大的(fast)振荡频率增益(gm1×Gico)特性为线段F，最小的(Slow)振荡频率增益(gm1×Gico)特性为线段5。因为依据基准电流Iref的效应中间频率fcenter难以变动，所以输入电压Vin的可变范围在最小输入电压Vin-L和最大输入电压Vin-H上，振动频率fout1的变动范围仍然小。
(实施例1的VCO电路的动作)实施例1的VCO电路的VCO1和图3B所示由电压电流变换器7、控制电流电路10、基准电流电路10、电流控制振荡电路8、加法器22构成。VCO1输入输入电压Vin1、基准电压Vref和控制信号E1、输出输出频率fout1的时钟信号CK1。
电压电流变换器7输出与输入电压Vin和基准电压Vref之后电压差成比例的输出电流I1。比例系数为电流增益gm1。
基准电流电路9输出定电流即基准电流Iref。
控制电流电路10输出分居控制信号E1能变化的控制电流Ic。控制电流电路10将控制信号E1变换成控制电流Ic。
加法器22将控制电流Icnt设成输出电流I1、基准电流Iref和控制电流Ic的和。
电流控制振荡电路8输出与控制电流Icnt成比例的输出频率fout1的时钟信号CK1。
输出频率fout1假设电流控制振荡电路8的频率增益为Gico，就变为式2fout＝G×Icnt＝G×(I1+Iref) ··(2)增益Gico乘上基准电流Iref后的频率为图6(a)的输出频率fout1的中间频率fcenter1。
基准电流电路9的基准电流Iref有着校正因电流控制振荡电路8的制造过程离散、动作环境变化引起的输出频率fout1的变动的效果。而且，基准电流Iref使输出频率fout1的中间频率fcenter稳定。对于该中间频率fcenter1，能通过使控制电流电路10的控制电流Ic变化而增加或减小输出频率fout1。通过控制电流Ic的控制，就能在以中间频率fcenter1为中心的较宽的频率范围上，以输出频率fout1振荡。另一方面，依据输入电压Vin1的控制，能在较窄的范围以频率增益(gm1×Gico)较小的频率fout1振荡。将这些控制组合fout1能从各个控制的效果之和求得。由此，VCO1振荡频率范围就宽。并且，VCO频率增益(gm1×Gico)小。而且Vco1不易受外部干扰影响。Vco1对于制作过程的离散，电源电压及温度等动作环境的变化，仍能保持振荡特性稳定。
以实施例1的Vco1，和图1A的Vco10比较，如图3(B)所示，追加了控制电流电路10，增加了能控制振荡频率fout1的控制电流Ic。
输入电压Vin1等于基础电压Vref(Vin1＝Vref1)，控制电流Ic为零(Ic＝0)时，如图7所示控制电流Icnt就等于基准电流Iref(Icnt＝Iref)，中间频率fcenter1由基准电流Iref而定。通过控制电流Icnt与控制电流Ic相加(Icnt＝Iref+Ic)，如图7(a)所示，能改变中间频率fcenter1。若使输入电压Vin等于基准电压Vref1(Vin1＝Vref1)，使控制电流Ic的值变化，则振荡频率fout变化。因为控制电流Ic的电流值能取正负的值，所以控制电流Icnt的值能相对于基础电流Iref增加或减少，通过设定控制电流Ic的电流值为正值或负值，从而振荡频率fout1能从fcenter1增高或降低。
Vco电路Vco1的振荡频率fout1设电流控制振荡电路8的电流频率变换增益为Gico，则能用式11表示。
fout＝Gico(gm1(Vin-Vref)+Iref+Ic) ··(11)这时，dfoutdVin=Gico×gm1---(12)]]>以输入电压Vin1对式11微分求出的Vco电路Vco1的振荡频率增益如式12所示为Gico×gm1。能得到和图1A的Vco10相等的振荡频率增益Gico×gm1。振荡频率增益Gico×gm1因为是不变的，所以不会降低抗外部干扰的能力，构成PLL电路时环路增益也不变。另外，实施例1的Vco1对于Vco10，不会改变输入电压Vin1的最大输入电压VinH和最小输入电压VinL，通过增加控制电路10，能拓宽振荡频率fout1的频率范围。Vco1对于制作过程离散等，或动作环境的变化，能实现稳定的振荡频率特性。另外，Vco1抗外部干扰能力强，并能在较宽频率范围振荡。
(实施例2)实施例2的Vco2如图8所示输入输入电压Vin1，基准电压Vref1和控制信号E1，输出输出频率fout1的时钟信号ck1。Vco2具有和图3(B)的Vco1同样的电压电流变换器7，基准电流电路9，电流控制振荡电路8，和加法器22。Vco2具有控制电流电路11。控制电流电路11具有与Vco1的控制电流电路10不同的构成，作不同的动作。控制电流电路11具有能控制振荡频率fout1的多个电流源Ic(1)-Ic(n)。控制信号E1由输入信号C1-Cn构成。控制电流电路11由输入信号C1-Cn从能导通、截止的多个电流源Ic(1)-Ic(n)输出控制电流Ic。
控制电流电路11如图9所示，通过由输入信号C1-Cn选择多个电流电源电路Ic(1)-Ic(n)，使控制电流Icnt变化，输出频率变化。
输入电压Vin1等于基准电压Vref1(Vin＝Vref1)，控制电流Ic(1)-Ic(n)为零(Ic(1)＝0、-Ic(n)＝0)的场合，如图9(a)，(b)所示，控制电流Icnt等于Iref(Icnt＝Iref)，中间频率fcenter1能由基准电流设定。
控制电流Icnt加上控制电流Ic(1)-Ic(n)中任一个(例如Icnt＝Iref+Ic(n))，以而能如图9(a)所示，使输出频率fout1变化。控制电流Ic(1)-Ic(n)能取正值或负值，故控制电流Icnt的值对于基准电流Iref能增加或减少。通过将控制电流Ic(1)-Ic(n)的电流值改成正值(例如Ic(2))或负值(例如Ic(1))能使输出频率fout1从fcenter增高或降低。另外。通过临时选多个控制电流Ic(1)-Ic(n)的电流值组合，输出频率fout1能涵盖更宽的频率范围。
Vco2的振荡频率增益也如图9(b)所示，为Gico×gm1。能得到和图1A的Vco10相等的振荡频率增益Gico×gm1。因为振荡频率增益Gico×gm1不变，故抗外部干扰能力不会减弱，在构成PLL电路时，环路增益也不变。另外实施例2的Vco2对比Vco10，不改变输入电压Vin1的最大输入电压VinH和最小输入电压VinL，通过增加控制电流电路10，能拓宽振荡频率fout1的频率范围。
而且，择需能连续输出振荡频率fout1。为此，例如如图9(b)所示，向电流控制振荡电路8输入基准电流Iref和控制电流Ic(1)，向电压电流变换器7输入输入电压Vin1的最大输入电压VinH时的振荡频率fout11max，向电流控制振荡电路8输入基准电流Iref，向电压电流变换器7输入输入电压Vin的最小输入电压VinL时，可以振荡频率fout10min以上。同样，振荡频率fout10max可以振荡频率fout12min以上。
而且，Vco2代替Vco1，能适用于图3A的PLL电路。
(实施例3)实施例3的Vco3如图10所示输入输入电压Vin1，基准电压Vref1和输入电压Vin2和基准电压Vref2，输出输出振荡频率fout1的振荡信号。输入电压Vin2和基准电压Vref2构成控制信号E1。Vco3具有和图3B的Vco1同样的电压电流变换器7，基准电流电路9，电流控制振荡电路8，和加法器22。Vco3还有电压电流变换器12。电压电流变换器12可以看成图3B的控制电流电路10的控制电流电路10。图3B的控制电流电路10的电流Ic看成电压电流变换器12的输出电流I2。
电压电流变换器12具有和图3B的控制电流电路10同样的功能。电压电流变换电路12输出与输入电压Vin2和基准电压Vref2之电压差成比例的电流I2。比例系数为gm2。电压电流变换电路12通过使输入电压Vin2连续变化，从而能连续输出电流I2，如图11(a)所示，能连续改变输出频率fout1。电压电流变换电路12的电流增益gm2的值设定成比电压电流变换电路7的电流增益gm1大的值。由此，如图11(a)所示，对于输入电压Vin2的变化，输出频率fout1能涵盖相当大的可变频率范围。
在输入电压Vin1等于基准电压Vref(Vin1＝Vref1)，输入电压Vin2等于基准电压Vref2(Vin2＝Vref2)时，因控制电流I1和I2为零(II＝0，I2＝0)故如图11的(a)，(b)所示，输出频率fout1成为中间频率fcenterl(fout1＝fcenter1)，控制电流Icnt等于基准电流Iref(Icnt＝Iref)，中间频率fcenter1由基准电流Iref而定。
基准电流电路9向电流控制振荡电路8输入基准电路Iref如图11(a)所示作为输入电压Vin2最大输入电压Vin2H一输入电压电流变换器12(Vin2＝Vin2H)，得到图11(b)的线段(1)。作为输入电压Vin2将基准电压Vref输入电压电流变换器12(Vin2＝Vref2)，得到线段(2)。作为输入电压Vin2将最小输入电压Vin2L输入电压电流变换器12(Vin2＝Vin2L)就得到线段(3)。
如图11(a)所示作为输入电压Vin2将最大输入电压Vin2H输入电压电流变换器12。如图11(b)所示作为输入电压Vin1将最大输入电压VinH输入电压电流变换器7。这时，能得到振荡频率fout1的最大值fmax。同样，在作为输入电压Vin2将最小输入电压Vin2L输入电压电流变换器12，作为输入电压Vin1将最小输入电压Vin1L输入电压电流变换器7时，能得到振荡频率fout1的最小值fmin。
另外，如图11(b)所示，对于输入电压Vin1的变化，振荡频率增益Gico×gm1小，和图3B的Vco1的振荡频率增益Gico×gm1相等，由此，Vco3不易受外部干扰影响。
而且，Vco3能替代Vco1用于图3A的PLL1。
(实施例4)实施例4的PLL2如图12A和图12B所示，输入输入电压Vin1，Vin2，基准电压Vref1，Vref2，Vref3，和输入频率fin的时钟信号ck0。输出输出频率fout2的时钟信号ck1和输出频率fout1的振荡信号。输入电压Vin1，Vin2构成控制信号E1。PPL12具有和图10的Vco3同样的电压电流变换器7和12，电流控制振荡电路15，和加法器22。而且，电压电流变换器7和12，电流控制振荡电路15，和加法器22构成振荡电路17。
可以认为PPL12是将Vco3的基准电流电路9置换成基准电流电路18而成的。基准电流电路18具有锁相环(PPL)电路。基准电流电路18具有的PLL电路具有相位/频率比较器3，充电激励电路4，环路滤波器5，分频器6，电压电流变换电路14，和电流控制振荡电路16。电压电流变换电路14输出控制电压Va和基准电压Vref3的电压差上乘的增益gm3后的输出电流I3。电流控制振荡电路16输出输出电流I3上乘的增益Gico后的频率fout1的振荡信号。分频器5输出将频率fout1分频成N(N为2以上的整数)分之一的频率。频率相位比较器3求频率分成N分之一的第2频率fout1和基准频率fin之差。充电激励电路4输出与该差成比例的输出电流。环路滤波器(低通滤波器)5输出与其输出电流积分后的值成正比例的控制电压Va。Vco电路由电压电流变换电路14和电流控制振荡电路16构成。
电压电流变换电路14的正(+)输入端子Va连接电压电流变换电路13的正(+)输入端子。另外，基准电压Vref也共同地接电压电流变换电路13和14的负(-)输入端子。由此，电压电流变换电路13的输出电流Iref，和电压电流变换电路14的输出电流Iref3相等。而且，基准电流电路18的PLL电路一变成锁定状态，第3控制电压Va，第2频率fout1，和第3输出电流I3就为一定。
电压电流变换电路13在控制电流Icnt上加上等于输出电流I3的定电流Iref。在输入电压Vin1等于基准电压Vref1(Vin1＝Vref1)，输入电压Vin2等于基准电压Vref2(Vin2＝Vref2)时，因为控制电流I1和I2变成零(I1＝0，I2＝0)，故如图13的(a)，(b)所示，输出振荡频率fout2变成中间频率fcenter(fout2＝fcenter)。控制电流Icnt等于基准电流(Icnt＝Iref)，中间频率fcenter由基准电路Iref而定。
电流I3等于基准电流Iref(I3＝Iref)。电流控制振荡电路15，和16的振荡频率增益相等。第2频率fout1等于输出振荡频率fout2的中间频率fcenter(fout1＝fcenter)。基准电流电路18在输出基准电流Iref这一点上具有和基准电流电路9同样的功能。基准电流电路18能输出较基准电流电路9更稳定的基准电流Iref。基准电流Iref供给电流控制振荡电路15。由此，能输出更加稳定的中间频率fcenter。
以下，详细说明基准电流电路18的动作。基准电流电路18的PLL电路一变成锁定状态，则电流I3就具有稳定的一定值。因为输出电流Iref也取和电流I3相等的值，所以就有稳定的一定值。电流控制振荡电路16的输出振荡频率fout1输出能以或13表示的中间频率fcenter。
fout1＝fcenter＝N×fin1··(13)另外，电流控制振荡电路15由基准电流电路18的基准电流Iref振荡。电流控制振荡电路15输出振荡频率fout2的中间频率fcenter如式14所示等于输出振荡频率fout1。
fout2＝fout1＝fcenter＝N×fin1··(14)因而输出振荡频率fout2的中间频率fcenter(自激频率)能根据PLL电路的基准时钟2的输入振荡频率fin正确地控制。
还有，和图11的(a)，(b)一样，如图13的(a)，(b)所示，通过使输入电压Vin1，Vin2变化，能控制振荡频率fout2。若电流控制振荡电路15，16的振荡频率增益都等于Gico，则振荡频率fout2能表示成式15。
fout2＝fcenter+Gico×(gm1ΔVin1+gm2ΔVin2)··(15)＝N×fin1+Gicogm1(Vin1-Vref)+Gicogm2(Vin2-Vref)电压电流变换电路7通过调换正的输入端子Vin1和负的输入端子Vref1，能实现具有负值的电流增益gm1。同样，电压电流变换电路12也通过调换正的输入端子Vin2和负的输入端子Vref2能实现具有负值的电流增益gm2。若将电流增益gm2设定成比电流增益gm1大得多(gm2＞＞gm1)，则如图13(a)所示，振荡频率fout2能依照输入电压来控制较宽的振荡频率范围。但是，对于输入电压Vin2因为振荡频率增益(Gico×gm2)大抗外部干扰弱，故需使输入电压Vin2稳定的手段。电流增益gm3可以大于或等于电流增益gm2(gm3≥gm2)。
另外，因为电流增益gm1比电流增益gm2小，故如图13(b)所示，虽然可变频率范围窄，但对于串入输入端子Vin1的外部干扰所受的影响小。
基准电流电路18将基准电流Iref输入电流控制振荡电路15。若如图13(a)所示作为输入电压Vin2将最大输入电压Vin2H输入电压电流变换器12(Vin2＝Vin2H)，则得图13(b)的线段(1)。若作为输入电压Vin2将基准电压Vref2输入电压电流变换器12(Vin2＝Vref2)，则得线段(2)。若作为输入电压Vin2将最小的输入电压Vin2L输入电压电流变换器12(Vin＝Vin2L)，则得线段(3)。
如图13(a)所示作为输入电压Vin2将最大输入电压Vin2H输入电压电流变换器12。如图13(b)所示作为输入电压Vin1将最大输入电压Vin1H输入电压电流变换电路7。这时，得到振荡频率fout2的最大值fmax。同样，将最小输入电压Vin2L作为输入电压Vin2输入电压电流变换电路12，将最小输入电压Vin1L作为输入电压Vin1输入电压电流变换电路7时，得到振荡频率fout2的最小值fmin。
再者，实施例4的PPL12也能视作具有Vco4。Vco4如图12A和图12B所示输入输入电压Vin1，Vin2，Va，和基准电压Vref1，Vref2，Vref3，输出输出振荡频率fout1和fout2的振荡信号。Vco4具有电压电流变换器7，12-14，电流控制振荡电路15，16，和加法器22。
而且，PPL12能适用于图2的PPL1-PPL5。从PPL1-PPL5输出向CPU，驱动器1-驱动器4输出的输出频率fout2的时钟信号ck1-ck5。由此，向CPU和驱动器1-驱动器4输入输出频率fout2的可变时钟信号ck1-ck2。
(实施例5)实施例5的PPL13和图14A，图14B所示，输入输入电压Vin1，Vin2，基准电压Vref1，Vref2，Vref3，和输入频率fin的时钟信号ck0，输出输出频率fout2的时钟信号ck1和输出频率fout1的振荡信号。输入电压Vin1，Vin2构成控制信号E1。
PPL13由使产生中间频率fcenter的振荡信号的基准侧电路PPL电路21和Vco32的两个部分构成。基准侧PPL电路21具有Vco31。
PPL13可以认为在图10的Vco上将电压电流变换器12置换成电压电流变换器14和基准侧PPL电路21。基准侧PPL电路21具有锁相环(PPL)电路。基准侧PPL电路21具有的PPL电路有频率相位比较器3，充电激励电路4，环路滤波器(低通滤波器)5，分频器6和Vco31。
Vco31具有电压电流变换器12，14，基准电流电路19，电流控制振荡电路16，和加法器23。Vco32具有电压电流变换器13，7，基准电流电路20，电流控制振荡电路15和加法器22。电压电流变换电路13向电流控制振荡电路15输出与控制电压Va和基准电压Vref3的电压差成比例的的输出电流13。电压电流变换电路7向电流控制振荡电路15输出与控制电压Vin1和基准电压Vref1的电压差成比例的输出电流I1。基准电流电路20向电流控制振荡电路15输出基准电流Iref。电流控制振荡电路15输入输出电流I3和I1和Iref的和的电流，输出振荡频率fout2的信号。
电流控制振荡电路16输出控制电流Icnt0乘上增益Gico后的输出频率fout1的振荡信号。电压电流变换器14在控制电流Icnt上加上控制电压Va和基准电压Vref3三电压差乘上增益gm3后的输出电流I3。加法器23将控制电流Icnt设定成输出电流I2，基准电流Iref，和输出电流I3之和。电压电流交换电路13和14的正(+)输入端子接环路滤波器的输出端子Va。另外，基准电压Vref3也共同地接电压电流变换电路13和14的负(-)输入端子。由此，电压电流变换电路13和14的输出电流互相相等。
而且，通过PPL电路的锁定动作，控制电压Va，输出频率fout1，和输出电流13为一定。电压电流变换电路12在控制电流Icnt0上加上控制电压Vin2和基准电压Vref2的电压差乘上增益gm2后的输出电流I2。基准电流电路19在控制电流Icnt0上加上定电流Iref。电压电流变换电路13在控制电流Icnt上加上控制电压Va和基准电压Vref3之电压差乘上增益gm3后的输出电流I3。另外，频率fout1为输出频率fout2的中间频率。还有，分频器1输出将频率fout分频成N分之一的频率。频率相位比较器3求出分频成N分之一的输出频率fout1的差。充电激励电路4输出与该差成比例的输出电流。环路滤波器5输出与该输出电流的积分值成比例的控制电压Va。
以下，详细说明实施例5的PPL13的动作。首先，在输入电压Vin2等于基准电压Vref2(Vin2＝Vref2)时，基准侧PLL电路21变成零状态，则输出振荡频率fout1输出能以式16表示的中间频率fcenter。
fout1＝fcenter＝N×fin1··(16)这时，控制电压Va向Vco32的电压电流变换电路13输入。输入电压Vin1等于基准电压Vref1(Vin1＝Vref1)时，Vco32和Vco31的输入信号状态完全相同，输出频率fout2输出中间频率fcenter。再从该状态开始使Vin1变化，就成为具有振荡频率增益gm1的频率特性。
PPL13能靠控制电压Vin2控制输出频率fout2的频率。现在，在输入电压Vin2等于基准电压Vref2(Vin2＝Vref2)时，假设输入电压Va在电压Va1上(Va＝Va1)锁定。这里，输入电压Vin2变化电压ΔVin2(Vin2＝Vref2+ΔVin2)，-gm2×ΔVin2的电流就流入电流控制振荡电路16，振荡频率fout1变化。但，基准侧PPL电路21控制控制电压Va使得满足式16而振荡。其结果，电压电流变换电路13通过电压Va变化ΔVa1抵消电压电流变换电路12的电流(-gm2×ΔVin2)。这时，在电压电流变换电路14，12的输入电压变化ΔVa1，ΔVin2期间，式17成立，并能变形成式18。
gm3×ΔVa1+(-gm2)×ΔVin2＝0··(17)ΔVa1=gm2gm3×ΔVin2---(18)]]>Vco32的电压电流变换电路13的输入也仅变化ΔVa1。设对于电流控制振荡电路15，16的振荡频率控制电流增益互相相等为Gico，则根据式18，输出频率fout2的变化量Δfout2成为式19。由此，输出频率fout2对于输入电压Vin2具有Gico×gm2的振荡频率增益。Δfout2=Gico×gm3×ΔVa1]]>=Gico×gm3×(gm2gm3×ΔVin2)---(19)]]>=Gico×gm2×ΔVin2]]>根据式19的结果，可知PLL13为图10的实施例3的Vco3的变形例。即，在Vco3中，除了电压电流变换电路12外，取而代之的为置换成电压电流变换电路13和基准侧PLL电路21。电压电流变换电路13和基准侧PLL电路21具有和Vco3的电压电流变换电路12同样的功能。
振荡频率fout2能从输入电压Vin1控制振荡频率。通过向电流控制振荡电路供给与电压电流变换电路7的电流增益gm1成比例的电流I1，能控制输出频率。
其结果，输出频率fout2能由输入电压Vin1和Vin2独立地控制，振荡频率fout2能用式20表示。
fout2＝fcenter+Gico×(gm1ΔVin1+gm2ΔVin2)··(20)＝N×fin1+Gicogm1(Vin1-Vref)+Gicogm2(Vin2-Vref)式20和式15为司一式。由此可知，图14A的PLL13和图12A的PLL12振荡频率特性相同能如图13那样地表示。
PLL13和PLL12一样，电流增益gm2取大的值，电流增益gm1取小的值。由此，通过电流增益gm2能消除较大的可变频率范围。并因为电流增益gm1小，所以对于来自输入电压Vin1的信号，振荡频率增益(Gico×gm1)小，不易受外部干扰的影响。
在PLL12，为了拓宽振荡频率范围增大电流增益gm2的值，则对于输入电压Vin2的频率增益(Gico×gm2)增大易受外部干扰的影响。因此，要在输入电压Vin2的输入端子前插入低通滤波器等，抑制外部干扰，噪声的影响。
另一方面，PLL13尽管增大电流增益gm2的值拓宽振荡频率范围，电压电流变换电路14的输入部因为接环路滤波器5的输出，故有抑制外部干扰。噪声的效果。由此，不必追加低通滤波器等通占据大面积的电路。
基准电流电路21向电流控制振荡电路15输入基准电流Iref。如图13(a)所示作为输入电压Vin2将最大输入电压Vin2H输入电压电流变换器12(Vin2＝Vin2H)，得到图13(b)的线段(1)，作为输入电压Vin2将基准电压Vref2出入电压电流变换器12(Vin2＝Vref2)，得到图13(b)的线段(2)，作为输入电压Vin2将最小输入电压Vin2L输入电压电流变换器12(Vin2＝Vin2L)得到图13(b)的线段(3)。
如图13(a)所示将最大输入电压Vin2H作为输入电压Vin2输入电压电流变换器12。如图13(b)所示，将最大输入电压Vin1H作为输入电压Vin1输入电压电流变换器7。这时，得振荡频率fout2的最大频率fmax。同乡，将最小输入电压Vin2L作为输入电压Vin2输入电压电流变换器12，将最小输入电压Vin1L作为输入电压Vin1输入电压电流变换器7时，得输出频率fout2的最小值fmin。
而且，PLL13也能视作具有Vco5。PLL13具有频率相位比较器3，充电激励电路4，环路滤波器5，分频器6，和Vco5。Vco5如图14A和14B所示，输入输入电压Vin1，Vin2，Va和基准电压Vref1，Vref2，Vref3，输出输出振荡频率fout1和fout2的振荡信号。Vco5具有电压电流变换器7，12-14，电流控制振荡电路15，16，基准电流电路19。20，和加法器22，23。
而且，PLL13和PLL12一样，能适用于图2的PLL1-PLL5。
上述的实施例1-5的电路以电源电压VDD为动作基准动作。与此相对也可替换p沟道MOS晶体管和n沟道NOS晶体管的极性构成电路，使使以接地电压GND为动作基准而动作。由此，能得到同样的效果。
如上所述，采用本发明，能提供抑制外部干扰的影响，振荡频率范围宽的Vco电路。
只要不脱离本发明的精神以及基本特征当然可以用其它的特殊形式实施。因此，本发明实施形态包括说明的各个方面并不受限制，并且不是由本发明的说明书而是由权利要求书确定本发明的保护范围。只要在本发明的权利要求的范围内，当然可以进行各种变换。
权利要求
1.(图3B)一种电压控制振荡电路，其特征在于，包括第1电流控制振荡电路(8)，输出作为第1控制电流(Icnt)和第1增益(Gico)的积算值的第1频率(fout1)的振荡信号，第1电压电流变换电路(7)，输出作为第1控制电压(Vin1)和第1基准电压(Vref1)的电压差与第2增益(gm1)的积算值的第1输出电流(I1)，第1基准电流电路(9)，输出定电流(Iref)，控制电流电路(10)，输出可变的第2输出电流(Ic)，以及加法器(22)，将所述第1控制电流(Icnt)设定成所述第1输出电流(I1)、所述定电流(Iref)和所述第2输出电流(Ic)的和。
2.(图8)如权利要求1所述的电压控制振荡电路，其特征在于，所述控制电流电路(10)能由输入信号(c1-cn)导通、截止，具有输出所述第2输出电流(Ic)的多个电流源(Ic(1)-Ic(n))。
3.(图3B，10)如权利要求1所述的电压控制振荡电路，其特征在于，在所述控制电流电路(10，12)中，所述第2输出电流(Ic，I2)的电流值为第2控制电压(Vin2)和第2基准电压(Vref2)的电压差与第3增益(gm2)的积算值。
4.(图10)如权利要求3所述的电压控制振荡电路，其特征在于，所述第3增益(gm2)比所述第2增益(gm1)大。
5.(图10，12A)如权利要求3所述的电压控制振荡电路，其特征在于，所述第1基准电流电路(9)具有第2电压电流变换电路(14)，输出作为第3控制电压(Va)和第3基准电压(Vref)的电压差与第4增益(gm3)的积算值的第3输出电流(I3)，第2电流控制振荡电路(16)，输出作为所述第3输出电流(I3)和所述第1增益(Gico)的积算值的第2频率(fout1)的振荡信号，以及第3电压电流变换电路(13)，在所述第1控制电流(Icnt)上加上等于所述第3输出电流(I3)的所述定电流(Iref)，还具有第1锁相环电路(18)，使所述第3控制电压(Va)和所述第2频率(fout1)成为一定。
6.(图12A)如权利要求5所述的电压控制振荡电路，其特征在于，所述第1锁相环电路(18)还具有分频器(6)，将所述第2频率(fout1)分频，频率相位比较器(3)，求对于分频后的所述第2频率(fout1)的基准频率(fin)的差，充电激励电路，(4)，根据所述差输出第4输出电流，以及环路滤波器(5)，输出与所述第4输出电流的积分值成比例的所述第3控制电压(Va)。
7.(图3B，10，14A)如权利要求3所述的电压控制振荡电路，其特征在于，所述控制电流电路(10，12)具有第2锁相环电路(21)，具有第3电流控制振荡电路(16)，输出第2控制电流(Icnt2)和所述第1增益(Gico)的积算值即第3频率(fout1)的振荡信号，第4电压电流变换电路(13)，在所述第2控制电流(Icnt2)上加上第4控制电压(Va)和第4基准电压(Vref3)的电压差与第5增益(gm3)的积算值即第5输出电流(I3)，第5电压电流变换电路(12)，在所述第3控制电流(Icnt)上加上第5控制电压(Vin2)和第5基准电压(Vref2)的电压差和所述第3增益(gm2)的积算值即第6输出电流(I2)，第2基准电流电路(19)，在所述第2控制电流(Icnt2)上加上和所述定电流(Iref)相同大小的电流，使所述第4控制电压(Va)和所述第3频率(fout1)成为一定，以及第6电压电流变换电路(14)，在所述第1控制电流(Icnt)上加上作为所述第4控制电压(Va)和所述第4基准电压(Vref3)的电压差与所述第5增益(gm3)的积算值的所述第2输出电流(I3)。
8.(图14A)如权利要求7所述的电压控制振荡电路，其特征在于，所述第2锁相环电路(21)还具有分频器(6)，对所述第3频率(fout1)分频，频率相位比较器(3)，求出对分频后的所述第3频率(fout1)的基准频率(fin)的差，充电激励电路(4)，输出与所述差对应的第7输出电流，以及环路滤波器(5)，输出与所述第7输出电流的积分值成比例的所述第4控制电压(Va)。
9.(图3A，3B)一种锁相环电路，能输入具有基准频率(fin)的时钟信号，其特征在于，包括第1电流控制振荡电路(8)，输出作为第1控制电流(Icnt)和第1增益(Gico)的积算值的第1频率(fout1)的振荡信号，第1电压电流变换电路(7)，输出作为第1控制电压(Vin1)和第1基准电压(Vref1)的电压差与第2增益(gm1)的积算值的第1输出电流(I1)，第1基准电流电路(9)，输出定电流(Iref)，控制电流电路(10)，输出可变的第2输出电流(Ic)，加法器(22)，将所述第1控制电流(Icnt)设定为所述第1输出电流(I1)、所述定电流(Iref)和所述第2输出电流(Ic)之和，分频器(6)，将所述第1频率(fout1)分频，频率相位比较器(3)，求出对于分频后的所述第1频率(fout1)的所述基准频率(fin)的差，充电激励电路(4)，输出与所述差对应的第3输出电流，以及环路滤波器(5)，输出与所述第3输出电流的积分值成比例的所述第1控制电压(Vin1)。
10.(图8)如权利要求9所述的锁相环电路，其特征在于，所述控制电流电路(10)能由输入信号(c1-cn)导通、截止，具有输出所述第2输出电流(Ic)的多个电流源(Ic(1)-Ic(n))。
11.(图3B，10)如权利要求9所述的锁相环电路电路，其特征在于，在所述控制电流电路(10，12)上，所述第2输出电流(Ic，I2)的电流值为第2控制电压(Vin2)和第2基准电压(Vref2)的电压差与第3增益(gm2)的积算值。
12.(图10)如权利要求1所述的锁相环电路，其特征在于，所述第3增益(gm2)比所述第2增益(gm1)大。
13.(图12A，14A)一种锁相环电路，能输入具有基准频率(fin)的时钟信号，其特征在于，包括第1电流控制振荡电路(15)，输出作为第1控制电流(Icnt)和第1增益(Gico)的积算值的第1频率(fout2)的振荡信号，第1电压电流变换电路(7)，在所述第1控制电流(Icnt)上加上第1控制电压(Vin1)和第1基准电压(Vref1)的电压差和第2增益(gm1)的积算值，第2电压电流变换电路(12)，输出作为第2控制电压(Vin2)和第1基准电压(Vref2)的电压差和比所述第2增益(gm1)大的第3增益(gm2)积算值的第2输出电流(I2)，第2电流控制振荡电路(16)，输出第2控制电流(Icnt2，I3)和所述第1增益(Gico)的积算值的第2频率(fout1)的振荡信号，第3电压电流变换电路(14)，在所述第2控制电流(Icnt2，I3)上加上作为第3控制电压(Va)和第3基准电压(Vref3)的电压差与第4增益(gm3)的积算值的第3输出电流(I3)，第4电压电流变换电路(13)，在所述第1控制电流(Icnt)上加上作为所述第3控制电压(Va)和所述第3基准电压(Vref3)的电压差与所述第4增益(gm3)的积算值的第4输出电流(I4)，分频器(6)，对所述第2频率(fout1)分频，频率相位比较器(3)，求出对分频后的所述第2频率(fout1)的所述基准频率(fin)的差，充电激励电路(4)，输出与所述差对应的第5输出电流，以及环路滤波器(5)，输出与所述第5输出电流的积分值成比例的所述第3控制电压(Va)。
14.(图12A)如权利要求13所述的锁相环电路，其特征在于，在所述第1控制电流(Icnt)上加上所述第2输出电流(I2)。
15.(图14A)如权利要求13所述的锁相环电路，其特征在于，在所述第2控制电流(Icnt2)上加上所述第2输出电流(I2)。
16.(图14A)如权利要求13所述的锁相环电路，其特征在于，还包括第1基准电流电路(20)，在所述第1控制电流(Icnt)上加上定电流(Iref)，以及第2基准电流电路(19)，在所述第2控制电流(Icnt2)上加上和所述定电流(Iref)相同大小的电流。
全文摘要
一种电压控制振荡电路，在控制电流Icnt上加上定电流Iref，并在控制电流Icnt上加上与控制电压Vin1和基准电压Vref1的电压差成比例的第1输出电流I1。再在控制电流Icnt上加上可变的第2输出电流Ic。然后，输出与控制电流Icnt成比例的频率fout1的振荡信号。
文档编号H03L7/099GK1433142SQ0310275
公开日2003年7月30日 申请日期2003年1月16日 优先权日2002年1月16日
发明者竹中恭一, 吉沢秋彥 申请人:株式会社东芝