用于驱动显示器的方法和用于显示器的驱动电路的制作方法

专利名称：用于驱动显示器的方法和用于显示器的驱动电路的制作方法
技术领域：
本发明涉及用于驱动显示器的方法和用于显示器的驱动电路。
背景技术：
诸如笔记本类型个人计算机的电子设备使用设有多灰度级显示功能的液晶显示器。驱动该显示器的驱动器IC包括灰度级选择电路，用于根据图像信号选择灰度级电压。该灰度级选择电路包括多个门并且占据驱动器IC的大部分。因此，为了减小驱动器IC的尺寸，就需要减少所述灰度级选择电路中的门的数量。
在现有技术的液晶显示器中，控制施加给液晶显示板(LCD板)的每个像素单元的像素电压以实现多灰度级显示。图1是显示用于驱动LCD板的驱动器IC 1的现有技术示例的示意图。
用作控制器的逻辑部2布置在驱动器IC 1的中间。在逻辑部2左、右两侧的每一侧都配置了数据锁存电路3、灰度级选择电路4和运算放大器5。灰度级选择电路4包括多个门并且占据了整个芯片的大约30％。例如，在一驱动具有256个灰度级的8位数据线的驱动器IC中，具有480个输出的驱动器IC必须具有整个芯片上总量为983,040个门。
图2是所述现有技术中的灰度级选择电路4的示意图。灰度级选择电路4与包括多个梯形电阻器R的串联连接电路2a相连，并且接收由所述梯形电阻器R生成的分电压。例如，所述梯形电阻器R将参考电压分成256级。换言之，由所述梯形电阻器R产生的分电压对应于256个灰度级。此外，参照图1，所述梯形电阻器R的串联连接电路2a布置在逻辑部2中。多条灰度级线6将串联连接电路2a与灰度级选择电路4连接起来。
如图2中所示，灰度级选择电路4包括多个开关电路7。每个开关电路7的一端与梯形电阻器R之间的连接节点(分压节点)相连。每个开关电路7的另一端与运算放大器8的输入端子相连。根据被作为8位产生的输入信号D0～D7，激活开关电路7中的一个。这样将根据所述输入信号D0～D7从运算放大器8输出希望的分电压。
参照图3，每个开关电路7具有对应于所述输入信号D7～D0的多个(8个)串联连接开关9。如图4(a)中所示，每个开关9都是一传输门，其由一n沟道MOS晶体管和一p沟道MOS晶体管构成，并且由互补信号D和/D(D0～D7，和D0/～D7/)激活和失活。每个开关可以是如图4(b)中所示仅由一n沟道MOS晶体管构成的门，或者如图4(c)中所示仅由一p沟道MOS晶体管构成的门。
灰度级选择电路4需要多个开关(门)9。这加大了芯片面积。因此，已有建议提出要减少在灰度级选择电路4中所用的门的数量，以减小芯片面积(例如，日本待审专利公开NO.9-138670和日本待审专利公开NO.9-258695)。更具体来说，所述公开每个都描述了一种生成分电压的分压电路，其分成两级以减少灰度级电压选择开关的数量并减小芯片面积。
不过，在上述公开中所述的技术中，在所述分压电路的第一级与所述分压电路的第二级之间插入了用于执行阻抗变换的缓冲器。所使用的缓冲器是运算放大器。该运算放大器的使用导致了电路面积的增加和制造成本的增加，这些都是不利的。此外，该运算放大器具有一偏移值，这将产生一输出误差。因此，当增加灰度级时，灰度级之间的电位差将减少，从而高精度也就非常必要。因此，上述现有技术应用起来十分困难。

发明内容
本发明的一个方面是一种用于生成像素电压以驱动显示器的方法。该方法包括通过分割预定的参考电压来生成多个分电压，和通过利用一选择信号选择性地激活多个第一开关电路中的至少一个来选择所述多个分电压中的一个。每个所述第一开关电路在被激活时都具有一ON(导通)电阻。该方法进一步包括通过至少利用所述第一开关电路中被激活的一个第一开关电路的ON电阻进一步分割所述分电压中被选定的一个分电压，来生成所述像素电压。
本发明的又一方面是一种用于显示器的驱动电路。该驱动电路包括第一分压电路，用于通过分割预定的参考电压来生成多个分电压。一选择电路与该第一分压电路相连以接收选择信号并选择所述分电压中的一个。该选择电路包括多个第一开关电路，每个所述第一开关电路都具有逻辑开关功能并且在被激活时具有ON电阻，所述多个第一开关电路响应所述选择信号被选择性地激活以选择所述分电压中的一个，并且至少所述第一开关电路中被激活的一个第一开关电路通过进一步分割所述分电压中被选定的一个分电压来生成提供给所述显示器的像素电压。
本发明的又一方面是一种D/A转换器，用于接收多个分电压并利用所述分电压将数字信号转换成模拟电压。该D/A转换器包括一选择电路，用于接收所述分电压和所述数字信号以选择所述分电压中的一个。所述选择电路包括多个第一开关电路，每个所述第一开关电路都具有逻辑开关功能并且在被激活时具有ON电阻，所述多个第一开关电路响应所述数字信号被选择性地激活以选择所述分电压中的一个，并且至少所述第一开关电路中被激活的一个第一开关电路利用所述ON电阻进一步分割所述分电压中被选定的一个。
本发明的又一方面是一种用于利用数字信号生成预定电压的方法。该方法包括通过分割预定的参考电压生成多个分电压，和通过利用所述数字信号选择性地激活多个第一开关电路中的至少一个来选择所述分电压中的一个。每个所述第一开关电路在被激活时都具有一ON电阻。该方法进一步包括至少利用所述第一开关电路中被激活的一个第一开关电路的ON电阻进一步分割所述分电压中被选定的一个分电压，来生成所述预定电压。
下面的说明结合附图通过举例阐释了本发明的原理，从中可清楚地看出本发明的其他方面和优点。


通过结合附图阅读下述优选实施例的说明，可以最佳地理解本发明及其目的和优点，图中图1是现有技术中的驱动器IC的示意图；图2是示出图1的驱动器IC的部分的电路原理框图；图3是并入图1的驱动器IC中的开关电路的电路原理图；图4是示出并入图3的开关电路中的开关的图；图5是包括根据本发明第一实施例的驱动器IC的液晶显示器的电路原理框图；图6是根据本发明第一实施例的驱动器IC的示意图；图7是并入图6的驱动器IC中的灰度级选择电路的电路原理图；图8是并入图7的灰度级选择电路中的开关电路的电路图；图9是并入图7的灰度级选择电路中的短接开关的电路原理图；图10是由图9的短接开关所用的解码表；图11是示出图6的驱动器IC中的灰度级线的电阻器的图；图12是示出所述灰度级选择电路的示例的电路原理框图；图13是根据本发明第二实施例的灰度级选择电路的电路图；图14是根据本发明第三实施例的驱动器IC的示意图；以及图15是示出图14的驱动器IC的部分的电路原理框图。
具体实施例方式
在图中，从始至终用类似的标号来指示类似的单元。
图5是液晶显示器11的电路原理框图。液晶显示器11包括液晶显示板(LCD板)12、垂直驱动电路(选通驱动器(栅极驱动器))13和水平驱动电路(源极驱动器)14。所述LCD板包括多条扫描线(选通线)G1～Gn和多条数据线(源极线)S1～Sm。扫描线G1～Gn垂直于数据线S1～Sm。字母n和m是整数。
像素单元GC布置在扫描线G1～Gn与数据线S1～Sm相交的每个交叉点处。每个像素单元GC包括作为信号存储器件的辅助(存储)电容器CS和液晶单元LC。薄膜晶体管(TFT)15将每个像素单元GC连接到对应的扫描线G1～Gn和数据线S1～Sm。
扫描线G1～Gn每条都与所述TFT 15中对应一个的栅极相连。数据线S1～Sm每条都与所述TFT 15中对应一个的源极相连。每个TFT 15的漏极与所述对应的液晶单元LC的第一电极(显示电极)相连。公共电压Vcom被施加到所述液晶单元LC的第二电极(公共电极)。所述液晶单元LC与所述辅助电容器CS中对应的一个并联连接。
扫描线G1～Gn与接收控制信号的选通驱动器13相连。根据所述控制信号，选通驱动器13生成扫描信号(选通信号)，并且接着将所述扫描信号施加到扫描线G1～Gn。
数据线S1～Sm与源极驱动器14相连。源极驱动器14接收所述控制信号和一图像信号。根据所述控制信号和所述图像信号，源极驱动器14生成(segment voltage)段电压(像素电压)，并为数据线S1～S3每条都提供所述段电压。
根据所述控制信号，选通驱动器13和源极驱动器14分别执行垂直扫描和水平扫描。采用这种方式，显示器11在液晶显示板12上显示基于所述控制信号和所述图像信号的图像。
图6是示出根据本发明第一实施例的驱动器IC 21的示意图。源极驱动器14包括一个或多个驱动器IC 21。第一实施例的IC驱动器是一半导体器件，举例来说，其实现了256级灰度级显示。
用作控制器的逻辑部22配置在驱动器IC 21的中部。在该逻辑部22的左、右两侧的每一侧都配置有数字部23和模拟部24。每个数字部23都包括多个数据锁存电路25和电平移动器26。每个模拟部24都包括多个灰度级选择电路27和运算放大器28。
驱动器IC 21包括梯形电阻器型D/A转换器。每个D/A转换器由每个模拟部24中的灰度级选择电路27中的一个和运算放大器28中的一个组成的一组构成。所述D/A转换器用于为所述像素单元GC提供对应于图像信号的段电压。更具体来说，逻辑部22包括梯形电阻器的串联连接电路22a。多条灰度级线29将所述梯形电阻器串联连接电路22a与灰度级选择电路27连接起来。通过灰度级线29将由所述梯形电阻器生成的分电压提供给灰度级选择电路27。从灰度级选择电路27经由运算放大器28输出所述希望的像素电压。
图7是示出第一实施例的灰度级选择电路27的示意图。如图7中所示，灰度级选择电路27包括多个开关电路31和第一～第五短接开关SW1～SW5。根据输入信号D7～D2来激活和失活每个开关电路31。根据输入信号D2～D0来激活和失活短接开关SW1～SW5。所述输入信号D7～D0每个都是由数据锁存电路25提供的8位图像信号。所述输入信号D7～D0控制灰度级选择电路27的选择操作。
在第一实施例中，梯形电阻器R0～R7的每个分电压都对应于64个灰度级，并且具有通过选择256个灰度级中的每四个所获得的电压值。开关电路31和短接开关(分压开关)SW1和SW2分割所述64个灰度级的分电压以生成256个灰度级的电压。通过所述短接开关SW3～SW5中的一个将所述256个灰度级的电压提供给对应的运算放大器28。
在梯形电阻器R0～R7的连接节点(分压节点)P1～P7中，奇数号分压节点P1、P3、P5和P7每个都由一开关电路31连接到第一线L1。偶数号分压节点P2、P4和P6每个都由一开关电路31连接到第二线L2。
第一线L1与第一短接开关SW1相连，第二线L2与第二短接开关SW2相连。短接开关SW1和SW2彼此相连。由第四短接开关SW4将短接开关SW1和SW2的连接节点与运算放大器28的正相输入端子连接起来。此外，由第五短接开关SW5将第一线L1与运算放大器28的正相端子连接起来。第二线L2经由第三短接开关SW3与运算放大器28的正相输入端子连接起来。
如图8中所示，开关电路31(31a～31d)包括彼此串联连接的六个p沟道MOS晶体管。所述p沟道MOS晶体管可以是n沟道MOS晶体管或图4(a)中的传输门。
在开关电路31a中，信号D7、D6、D5、D4、D3和D2被从图8中的左边开始循序地提供给每个晶体管的栅极。在开关电路31b中，信号D7、D6、D5、D4、D3和一具有低电平的信号被提供给每个晶体管的栅极。在开关电路31c中，信号D7、D6、D5、D4、D3和D2/被提供给每个晶体管的栅极。在开关电路31d中，信号D7、D6、D5、D4、D3/和D2被提供给每个晶体管的栅极。
因此，虚线包围区域中所包括的多个晶体管由信号D7～D3激活。如果当信号D7～D3处于低电平时激活与分压节点P2相连的开关电路31b，那么当信号D2处于低电平时激活开关电路31a。在该状态下，通过开关电路31a将分压节点P2处的电压传输给第一线L1，通过开关电路31b将分压节点P2处的电压传输给第二线L2。从该状态开始，当信号D2到高电平时，失活开关电路31a，同时激活开关电路31c。这样就通过开关电路31b将分压节点P3处的电压传输到第一线L1。
采用这种方式，根据输入信号D7～D2，就在图7的灰度级选择电路27中选定了电阻器R0～R7中的一个，以激活与所选定的电阻器相连的两个开关电路31。当激活第一和第二短接开关SW1和SW2时，就将由开关电路31和第一短接开关SW1构成的串联连接电路和由短接开关SW2和开关电路31构成的串联连接电路与所选定的电阻器并联连接起来。这样，开关电路31的ON电阻和开关SW1和SW2分割所选定电阻器两端的电压。换言之，开关电路31和由短接开关SW1和SW2构成的串联连接电路将用作分压电路。
因此，第一线L1处的电压、第二线L2处的电压和开关SW1与SW2的连接节点处的电压具有相对于所述梯形电阻器的分电压的一中间电压值。当激活短接开关SW3～SW5中的任何一个时，就向运算放大器28提供了对应的电压(即，对应于256个灰度级的电压)。换言之，通过控制短接开关SW1～SW5的激活和失活来利用运算放大器28输出256个灰度级的电压。
图9具体显示了短接开关SW1～SW5的示例。为了根据输入信号D2～D0来执行开关操作(参照图10)，短接开关SW1～SW5每个都由多个开关器件(例如，p沟道MOS晶体管)构成。当激活短接开关SW1和SW2时，六个MOS晶体管就被串联连接起来，以使短接开关SW1和SW2的ON电阻与开关电路31的ON电阻相平衡。
参照图11，在第一实施例中，与灰度级选择电路27相连的多条灰度级线29横向延伸。灰度级线29的线电阻器ro用作分压电路的偏置元件，并且影响所述分电压。在距离芯片中心(即梯形电阻器的串联连接电路22a)越远的灰度级选择电路27处，所述线电阻器ro的影响越大。例如，就所述分压电路的ON电阻器ra～rd而言，当选定ON电阻器rd与ON电阻器rc之间的分电压时，就从灰度级选择电路27输出了由ON电阻器rd及线电阻器ro生成的电压。换句话说，在灰度级选择电路27的分压电路中，梯形电阻器R1的分电压被电阻器ra和ro、电阻器rb、电阻器rc以及电阻器rd和ro分成了四份。
因此，在第一实施例中，根据线电阻器ro的电阻的预定增加来调节ON电阻器rb和rc。换句话说，每个靠近芯片中心的灰度级选择电路27被配置得具有一与其设计值相等的ON电阻。每个远离芯片中心的灰度级选择电路27(ON电阻器rb和rc)被配置得具有一根据距离所述芯片中心的距离而增加的ON电阻。这样就抑制了灰度级线29的电阻器的影响。
下面参照附图12来讨论第一实施例中的灰度级选择电路27的操作。图12是用于16个灰度级的灰度级选择电路27a的电路原理框图。在该灰度级选择电路27a中，根据输入信号D3和D2来激活和失活开关电路31a～31g。根据输入信号D2～D0来激活和失活开关SW1～SW5(参照图10)。
下面讨论灰度级选择电路27a选择分压节点P1处的电压Vp1的示例。在这种情况下，输入信号D3和D2激活开关电路31a和31b以将分压节点P1处的电压Vp1传输到第一线L1和将分压节点P2处的电压Vp2传输到第二线L2。
输入信号(D2＝0，D1＝0和D0＝0)失活开关SW1，激活开关SW2，失活开关SW3，失活开关SW4，并且激活开关SW5(参照图10)。这样经由开关电路31a、第一线L1和开关SW5就将分压节点P1处的电压Vp1提供给了运算放大器28。结果，从运算放大器28输出了电压Vp1。
接下来，将讨论灰度级选择电路27a选择分压节点P1处的电压Vp1与分压节点P2处的电压Vp2之间的中间电压的示例。在此情况下，输入信号(D2＝0，D1＝0和D0＝1)激活开关SW1，激活开关SW2，失活开关SW3，失活开关SW4，并且激活开关SW5(参照图10)。开关SW1和SW2的激活将电阻器R1并联连接到由开关电路31a、开关SW1、开关SW2和开关电路31b构成的串联连接电路。该串联连接电路用作生成分压节点P1和P2处的电压Vp1和Vp2的中间电压的分压电路。经由开关SW5将在开关电路31a与开关SW1之间的连接节点处的电压提供给运算放大器28。在第一实施例中，例如，设置了开关电路31a和31b以及开关SW1和SW2的ON电阻，以便它们基本上彼此相等。这样，运算放大器28的输入电压(由所述选择电路27选定的灰度级电压)具有通过将电压Vp1与电压Vp2之间的电位差的3/4和电压Vp2相加而获得的值。
当输入信号(D2＝0，D1＝1，和D0＝0)激活开关SW1和SW2，失活开关SW3和SW5，并且激活开关SW4(参照图10)时，开关SW2与开关SW1之间的连接节点处的电压经由开关SW4被提供给运算放大器28。在这种情况下，运算放大器28的输入电压具有通过将电压Vp1与电压Vp2之间的电位差的1/2和电压Vp2相加而获得的值。
当输入信号(D2＝0，D1＝1，和D0＝1)激活开关SW1和SW2，激活开关SW3，并且失活开关SW4和SW5(参照图10)时，开关SW2与开关电路31b之间的连接节点处的电压经由开关SW3被输入到运算放大器28。在这种情况下，运算放大器28的输入电压具有通过将电压Vp1与电压Vp2之间的电位差的1/4和电压Vp2相加而获得的值。
当灰度级选择电路27选择分压节点P2的电压Vp2时，输入信号D3和D2将激活开关电路31c和31d。输入信号(D2＝1，D1＝0，和D0＝0)失活开关SW1，激活开关SW2，激活开关SW3，失活开关SW4，并且失活开关SW5(参照图10)。在这种情况下，分压节点P2处的电压Vp2经由开关电路31c、第二线L2和开关SW3被提供给运算放大器28，并且从运算放大器28输出电压Vp2。
当选定了分压节点P2处的电压Vp2与分压节点P3处的电压Vp3之间的中间电压时，输入信号D2～D0激活开关SW1和SW2。这就利用开关电路31c、开关SW2、开关SW1和开关电路31d构成一分压电路。当激活开关SW3～SW5中的一个时，就选定了电压Vp2与电压Vp3之间的中间电压，以将来自灰度级选择电路27a的所选定的中间电压提供给运算放大器28。
当选定其他电压Vp3、Vp4和Vp5或这些电压的中间电压时，根据输入信号D3～D0激活和失活开关电路31a～31f以及开关SW1～SW5，从而选定运算放大器28的输入电压。
当测试驱动器IC 21时，要校验灰度级选择电路27的操作。更具体来说，校验所述开关电路的激活和失活情况下对64个灰度级的选择，校验所述短接开关SW1～SW5的激活和失活情况下对16个灰度级的选择。也就是说，在校验所述80个灰度级的选择后，关于所述灰度级输出的驱动器IC 21的测试就结束了。
第一实施例的驱动器IC 21具有如下所述的优点。
(1)输入信号D7～D0激活和失活灰度级选择电路27中的开关电路31和短接开关SW1～SW5，以选择所述多个分电压中的一个。在这种情况下，短接开关SW1和SW2的ON电阻进一步分割由梯形电阻器R0～R7生成的分电压。这减少了构成所述灰度级选择电路27的门的数量。此外，开关电路31和短接开关SW1和SW2具有逻辑开关的功能和分压电阻器的功能。与单独设置所述逻辑开关和所述分压电阻器的情况相比，这减小了电路面积。因此，可以减小驱动器IC 21的芯片尺寸。
(2)开关电路31和短接开关SW1和SW2的ON电阻彼此基本上相等。这使得可以精确生成用于显示器11上的灰度级所需的像素电压。
(3)开关电路31和短接开关SW1和SW2的阻抗被调节以抑制由所述多条灰度级线生成的偏移电阻的影响。
(4)为了测试实现256个灰度级的现有技术IC 1，必须校验256个灰度级的选择。与之对照，驱动器IC 21只需校验80个灰度级，这缩短了测试时间并节省了测试成本。
(5)在灰度级选择电路27中，根据对应于所述上六位的输入信号D7～D2来激活和失活开关电路31。此外，根据对应于所述下三位的输入信号D2～D0来激活和失活短接开关SW1～SW5。这最适合于选择与输入信号D7～D0的数据值对应的灰度级电压。
图13是根据本发明第二实施例的灰度级选择电路40的电路原理图。通过组合图2中的现有技术灰度级选择电路4和第一实施例的灰度级选择电路27构成了所述灰度级选择电路40。
灰度级选择电路40包括第一选择部41、第二选择部42和第三选择部43。第二选择部42配置在第一选择部41与第三选择部43之间。
第一和第二选择部41和43的电路配置与所述现有技术中的灰度级选择电路4的相类似。此外，第二选择部42的电路配置与第一实施例中的灰度级选择电路27的相类似。第一和第三选择部41和43包括多个开关电路7，每个开关电路7都具有八个串联连接的开关。此外，第一和第三选择部41和43直接将由所述多个梯形电阻器生成的分电压提供给运算放大器28。第二选择部42包括开关电路31，每个开关电路31具有六个串联连接的开关；和短接开关SW1～SW5。第二选择部42分割由所述多个梯形电阻器生成的分电压并将分割后的电压提供给运算放大器28。
由所述多个梯形电阻器生成并且被提供给第一和第三选择部41和43的每个开关电路7的多个分电压对应于所述256个灰度级。提供给第二选择部42的开关电路31的所述多个梯形电阻器的多个分电压对应于所述64个灰度级。
在第二选择部42中，由开关电路31和短接开关SW1和SW2构成的分压电路生成了用于4个灰度级的中间电压。开关电路31和短接开关SW1和SW2被配置得它们的阻抗基本上相同。
为了利用一种在其中240个灰度级选择电路与一个梯形电阻器并联连接的配置来精确生成用于四个灰度级的中间电压，开关电路31和开关SW1和SW2的阻抗的和与所述多个梯形电阻器的阻抗之比必须大约是2400∶1((240×10)∶1)。因此，在第二实施例中，具有所述现有技术电路配置的第一和第三选择部41和43在一范围中使用，在该范围中，所述阻抗比率增加了，并且对应于256个灰度级的中间电压不能由所述分压电路生成。
第二实施例的灰度级选择电路40具有如下所述的优点
(1)灰度级选择电路40包括第二选择部42，其具有与第一实施例中的灰度级选择电路27相同的电路结构。因此，与所述现有技术的灰度级选择电路4相比，减少了门的数量。灰度级选择电路40使得可以减小驱动器IC 21的芯片尺寸。
(2)灰度级选择电路40包括第二选择部42，其电路配置与第一实施例中的灰度级选择电路27的相类似；以及第一和第三选择部41和43，其电路配置与所述现有技术中的灰度级选择电路4的相类似。因此，就精确地生成了用于256个灰度级的灰度级电压。
图14是根据本发明第三实施例的驱动器IC 51的示意图。为了防止液晶显示板12中的液晶的退化，反转了从源极驱动器14提供给像素单元GC的驱动电压(像素电压)的极性。第三实施例的驱动器IC 51包括一用于向像素单元GC提供正电压的电路和一用于向像素单元GC提供负电压的独立电路。
更具体来说，如图14中所示，驱动器IC 51的逻辑部52包括正分压电路52a和负分压电路52b，二者由多个梯形电阻器构成。第一分压电路52a从公共电压Vcom生成一正的分电压，第二分压电路52b从所述公共电压Vcom生成一负的分电压。第一分压电路52a的每个梯形电阻器经由一正的灰度级线53a与第一选择电路55相连。第二分压电路52b的每个梯形电阻器经由一负的灰度级线53b与第二选择电路56相连。
图15是示出驱动器IC 51的部分的电路原理框图。驱动器IC 51包括多个第一和第二D/A转换器57和58。每个第一D/A转换器57包括第一选择电路(选择器)55和运算放大器59。每个第二D/A转换器58包括第二选择电路(选择器)56和运算放大器59。选择器55和56的电路配置与第一实施例的灰度级选择电路27的相类似。
每个第一D/A转换器57的选择器55接收第一图像信号(输入信号)Vd1和Vd3和第一灰度级电压Va1～Va64。每个第二D/A转换器58的选择器56接收第二图像信号(输入信号)Vd2和Vd4和第二灰度级电压Vb1～Vb64。图像信号Vd1～Vd4每个都包括由数据锁存电路(未示出)提供的8位信号D0～D7。
第一灰度级电压Va1～Va64是由第一分压电路52a的多个梯形电阻器生成的正的分电压，并且通过所述正的灰度级线53a从第一分压电路52a提供。第二灰度级电压Vb1～Vb64是由第二分压电路52b的多个梯形电阻器生成的负的分电压，并且通过所述负的灰度级线53b从第二分压电路52b提供。
每个第一D/A转换器57的选择器55根据第一灰度级电压Va1～Va64来选择对应于第一图像信号Vd1和Vd3的灰度级的分电压，并将所选定的分电压提供给运算放大器59。运算放大器59将所选定的分电压(像素电压)提供给每个像素单元。采用这种方式，第一D/A转换器57从第一图像信号Vd1和Vd3生成大于公共电压Vcom的像素电压(正电压)。
每个第二D/A转换器58的选择器56根据第二灰度级电压Vb1～Vb64来选择对应于第二图像信号Vd2和Vd4的灰度级的分电压，并将所选定的分电压提供给运算放大器59。运算放大器59将所选定的分电压提供给每个像素单元(GC)。采用这种方式，第二D/A转换器58从第二图像信号Vd2和Vd4生成小于公共电压Vcom的像素电压(负电压)。
极性切换开关61和62将第一和第二D/A转换器57和58与输出端子OUT1、OUT2、OUT3和OUT4连接起来。极性切换开关61和62包括第一和第二开关63和64。
第一开关63连接在每个第一D/A转换器57的输出端子与奇数号输出端子OUT1和OUT3之间，还连接在每个第二D/A转换器58的输出端子与偶数号输出端子OUT2和OUT4之间。第二开关64连接在每个第一D/A转换器57的输出端子与偶数号输出端子OUT2和OUT4之间，还连接在每个第二D/A转换器58的输出端子与奇数号输出端子OUT1和OUT3之间。
每个水平扫描周期内极性切换信号都采用互补的方式激活和失活第一和第二开关63和64。结果，每个水平扫描周期内极性切换开关61和62都向输出端子OUT1～OUT4中的每一个交替地提供正的像素电压和负的像素电压。
在第三实施例中，优选的是，只用p沟道MOS晶体管来构成输出所述正的像素电压的每个第一D/A转换器57的选择器55。此外，优选的是，只用n沟道MOS晶体管来构成输出所述负的像素电压的每个第二D/A转换器58的选择器56。
第三实施例的驱动器IC 51具有如下所述的优点。
选择器(选择电路)55和56每个都由一动态电路构成，该动态电路的分压电路具有开关逻辑电路功能和分压电阻器。因此，与使用通过组合典型的CMOS逻辑电路与分压电路来实现这些功能的选择电路相比，可以降低电路规模。
应该清楚的是，对于本领域内的熟练技术人员而言，在不偏离本发明的精神或范围的条件下，可以采用许多其他的特定形式来具体实现本发明。尤其是，应该理解，可以采用下述形式来具体实现本发明。
可以调节开关电路31和短接开关SW1和SW2的阻抗以抑制ON电阻对所述灰度级线的影响。举例来说，短接开关SW1和SW2的阻抗包括电容成份、电感成份和所述电容成份与所述电感成份的组合，以及短接开关SW1和SW2的ON电阻。
驱动器IC 21、灰度级选择电路40和驱动器IC 51可以应用于任何可进行灰度级显示的显示器，例如使用包括D/A转换器的驱动器IC的场发射显示器(FED)或表面导电电子发射显示器(SED)。
在灰度级选择电路27、27a和40中，举例来说，可以将由所述多个梯形电阻器生成的分电压进行2～8分割。
在上述实施例的每一个中，举例来说，所述分压电路可以由多个电容器构成。在这种情况下，驱动器IC包括电容分割型D/A转换器。所述灰度级选择电路可以被分割成不同数量的选择部。
所述示例和实施例被视为是解释性而非限制性的，并且本发明也不限于这里给出的具体细节，而是在不偏离附加权利要求的范围及其等同物的条件下，可以被修改。
权利要求
1.一种用于生成像素电压以驱动显示器的方法，该方法特征在于通过分割预定的参考电压来生成多个分电压；通过利用一选择信号选择性地激活多个第一开关电路(31，SW1，SW2)中的至少一个来选择所述分电压中的一个，其中每个所述开关电路在被激活时都具有一ON电阻；以及通过至少利用所述第一开关电路中被激活的一个第一开关电路的ON电阻进一步分割所述分电压中被选定的一个，来生成所述像素电压。
2.根据权利要求1所述的方法，其特征为所述多个第一开关电路包括用于进一步分割所述分电压中被选定的一个分电压的至少一个分压开关电路(SW1，SW2)，所述生成所述像素电压包括利用所述第一开关电路中被激活的一个第一开关电路的ON电阻和所述至少一个分压电路来进一步分割所述分电压中被选定的一个。
3.根据权利要求1所述的方法，其特征为所述生成所述像素电压包括通过分割所述分电压中被选定的一个分电压来生成多个像素电压；以及利用所述选择信号来选择所述多个像素电压中的一个。
4.一种用于显示器的驱动电路，该驱动电路包括第一分压电路(22a)，用于通过分割预定的参考电压来生成多个分电压；和选择电路(27)，与所述第一分压电路相连以接收选择信号并选择所述分电压中的一个，该驱动电路特征为所述选择电路包括多个第一开关电路(31，SW1，SW2)，每个所述第一开关电路都具有逻辑开关功能并且在被激活时具有ON电阻，所述第一开关电路响应所述选择信号被选择性地激活以选择所述分电压中的一个，并且通过进一步分割所述分电压中被选定的一个，所述第一开关电路中至少被激活的一个第一开关电路生成用于提供给所述显示器的像素电压。
5.根据权利要求1所述的驱动电路，其特征为所述多个开关电路包括至少一个分压开关电路(SW1，SW2)，用于进一步分割所述分电压中被选定的一个。
6.根据权利要求5所述的驱动电路，其进一步的特征为运算放大器(28)，用于将所述像素电压提供给所述显示器；其中，所述第一开关电路中被激活的一个第一开关电路和所述至少一个分压开关电路构成了用于生成多个像素电压的第二分压电路，并且所述选择电路包括多个第二开关电路(SW3，SW4，SW5)，以选择性地将所述像素电压中的一个提供给所述运算放大器。
7.根据权利要求4所述的驱动电路，其特征为所述分压电路包括用于从所述预定的参考电压生成所述多个分电压的多个串联连接的梯形电阻器(R0～R7)，并且所述第一开关电路中被激活的一个第一开关电路与所述梯形电阻器中的一个梯形电阻器并联连接。
8.根据权利要求7所述的驱动电路，其特征为一个以上所述第一开关电路被激活并且彼此串联连接。
9.根据权利要求4所述的驱动电路，其特征为所述第一开关电路被配置得其ON电阻都具有基本上相同的值。
10.根据权利要求4所述的驱动电路，其特征为所述选择电路是多个选择电路中的一个，所述第一分压电路与所述多个选择电路相连，所述分电压被提供给所述多个选择电路中的每一个，并且所述多个选择电路每个中的每个所述第一开关电路都具有一阻抗，该阻抗根据与所述第一分压电路的距离被调节。
11.根据权利要求4所述的驱动电路，其特征为所述第一分压电路分割所述预定参考电压以生成多个进一步的分电压，并且所述选择电路包括选择单元(41，43)，该选择单元与所述第一分压电路相连以根据所述选择信号选择所述进一步的分电压中的一个分电压并生成所述像素电压。
12.根据权利要求4所述的驱动电路，其特征为所述第一分压电路包括正分压电路(52a)，用于生成多个正的分电压；和负分压电路(52b)，用于生成多个负的分电压；所述选择电路包括第一选择电路(55)，用于选择所述正的分电压中的一个；和第二选择电路(56)，用于选择所述负的分电压中的一个；所述第一选择电路中的第一开关电路是与所述正分压电路相连的p沟道MOS晶体管；以及所述第一选择电路中的第二开关电路是与所述负分压电路相连的n沟道MOS晶体管。
13.一种D/A转换器，用于接收多个分电压并利用所述分电压将数字信号转换成模拟电压，该D/A转换器特征为选择电路(27，55，56)，用于接收所述分电压和所述数字信号以选择所述分电压中的一个，该选择电路包括多个第一开关电路(31，SW1，SW2)，每个所述第一开关电路都具有逻辑开关功能并且在被激活时具有ON电阻，所述第一开关电路响应所述数字信号被选择性地激活以选择所述分电压中的一个，并且所述第一开关电路中至少被激活的一个第一开关电路通过利用所述ON电阻进一步分割所述分电压中被选定的一个。
14.根据权利要求13所述的D/A转换器，其特征为所述多个开关电路包括至少一个分压开关电路(SW1，SW2)，用于进一步分割所述分电压中被选定的一个。
15.根据权利要求14所述的D/A转换器，其进一步的特征为运算放大器(28)，与所述选择电路相连以放大所述模拟电压；其中，所述第一开关电路中被激活的一个第一开关电路和所述至少一个分压开关电路构成用于生成多个模拟电压的分压电路，并且所述选择电路包括多个第二开关电路(SW3，SW4，SW5)，以将所述模拟电压中的一个提供给所述运算放大器。
16.根据权利要求13所述的D/A转换器，其特征为一个以上所述第一开关电路被激活并且彼此串联连接。
17.根据权利要求13所述的D/A转换器，其特征为所述第一开关电路被配置得其ON电阻都具有基本上相同的值。
18.一种用于利用数字信号生成预定电压的方法，该方法特征为通过分割预定的参考电压生成多个分电压；通过利用所述数字信号选择性地激活多个第一开关电路(31，SW1，SW2)中的至少一个第一开关电路来选择所述分电压中的一个，其中每个所述第一开关电路在被激活时都具有一ON电阻；以及通过至少利用所述第一开关电路中被激活的一个第一开关电路的ON电阻进一步分割所述分电压中被选定的一个，来生成所述预定电压。
19.根据权利要求18所述的方法，其特征为所述多个第一开关电路包括用于进一步分割所述分电压中被选定的一个分电压的至少一个分压开关电路(SW1，SW2)，所述生成所述预定电压包括利用所述第一开关电路中被激活的一个第一开关电路的ON电阻和所述至少一个分压电路ON电阻来进一步分割所述分电压中被选定的一个。
20.根据权利要求18所述的方法，其特征为所述生成所述预定电压包括通过分割所述分电压中被选定的一个分电压来生成多个预定电压；以及利用所述数字信号来选择所述多个预定电压中的一个。
全文摘要
一种显示器的驱动电路，其减少了选择电路中的门的数量，从而减小了芯片面积。该驱动电路包括第一分压电路(22a)，用于通过分割预定的参考电压来生成多个分电压。选择电路(27)接收选择信号并选择所述分电压中的一个。所述选择电路包括多个第一开关电路(31，SW1，SW2)，响应所述选择信号被选择性地激活以选择所述分电压中的一个。每个所述第一开关电路都具有逻辑开关功能并且在被激活时具有ON电阻。通过进一步分割所述分电压中被选定的一个，所述第一开关电路中被激活的一个第一开关电路生成所述像素电压。
文档编号H03M1/76GK1499474SQ200310103480
公开日2004年5月26日 申请日期2003年11月7日 优先权日2002年11月8日
发明者福田英人, 鹈户真也, 熊谷正雄, 工藤修, 也, 雄 申请人:富士通株式会社