专利名称：具有快速前瞻路径的编码装置的制作方法
技术领域：
本发明涉及一种数据编码装置，应用于记录媒体编码装置中，特别的涉及一种可设定不同状态、路径和编码特性的筛选条件，来降低前瞻路径编码程序实际运算量的编码装置。
背景技术：
在行程长度受限(Run Length Limited，RLL)的编码设计领域中，(d，k)限制会因记录媒体编码装置的物理特性而有一定的设计范围。不同的(d，k)限制，其编码率都有一定的极限值，设计编码表时不可能超越这个极限值。由于编码率的增加，通常会直接影响到记录媒体所能够储存的数据量，为了逼近编码率的极限值，在过去已有许多关于高编码效率的编码程序的技术方案被提出来。但是，提高编码率的结果往往容易造成可供使用的数据编码字(code word)减少，也就是在进行编码程序时能够选择的对象减少，进而降低直流成分控制能力。
为了提高直流成分控制能力，可行的解决方案之一是采取前瞻路径编码方式来进行编码程序，所谓前瞻路径编码程序，指的是预先计算几个数据字(dataword)之后，再回头决定最适当的数据编码字来进行编码程序，因此若预先计算的前瞻路径越长，直流成分控制能力越佳。但是，此种编码程序也因为前瞻路径的长度越长而造成实际运算量以指数比例增加，使得整体编码程序的编码速度大为降低，对编码程序影响非常大。
由于高编码率的编码设计需要透过前瞻路径编码方法来提升直流成分控制能力。因此，如何透过降低前瞻路径编码方式的实际运算量，让前瞻路径编码程序能够更加快速成为当前主要的努力方向。在美国专利US 5,917,857中，提出了一种可运用于EFM及EFMPlus编码程序的记录媒体编码装置，然而该专利的技术内容是基于DVD规格书所提出，因此仅适用于规格书中所建议的无直流(DC-Free)抑制方法，并不适用于采取固定长度的前瞻路径编码方式。
随着前瞻路径编码程序应用越来越广，重要性越来越高，确实有必要针对前瞻路径编码方式提出一套更有效率的改良技术方案，并能透过实际硬件装置实现，通过简化前瞻路径编码程序中实际运算量的技术手段，进一步降低整体记录媒体编码装置的硬件成本及提升执行效率，是目前非常重要的研发课题。
技术内容本发明的主要目的在于提供一种具有快速前瞻路径编码装置，主要应用在记录媒体编码装置上，通过在装置中设定状态、路径和编码特性的筛选条件，在前瞻路径编码程序中删除掉不可能被选择用来进行编码的候选路径，再透过筛选保留下最优路径来进行编码，通过上述方案达到降低具有固定长度的前瞻路径编码程序的实际运算量的目的。
因此为达上述目的，本发明所公开的具有快速前瞻路径编码装置必须具有内存，其在前瞻路径编码程序过程中作为暂存数据使用；其主要用来降低实际运算量，也就是删除不可能的候选路径并产生最优保留路径的技术手段，在于具备如下的两次路径筛选的技术特征(1)根据第一筛选条件，在第一次路径筛选中通过所设定的不同状态和路径的筛选条件，从所有可用的候选路径中删除不可能作为编码使用的候选路径，以减少所需储存的保留路径数量，剩下的路径将视为保留路径准备进行第二次路径筛选。
(2)根据第二筛选条件，在第二次路径筛选中通过所设定的不同编码特性的筛选条件，来进一步删除保留路径中非最优化的保留路径，找出可供编码程序使用的最优路径，决定最后输出的最优数据编码字。
因此，通过本发明的具有快速前瞻路径编码装置，可使整体前瞻路径编码程序的实际运算量由指数比例成长降低为以线性比例成长，大幅提升前瞻路径编码程序的速度，进而达到提升整体记录媒体编码装置的编码速度的目的。
本发明的具有快速前瞻路径编码装置除了可应用于DVD规格的EFMPlus编码程序之外，为进一步让本发明编码装置能够应用在红光高画质激光视盘(FVD)规格的EFTCM编码程序上，本发明提出了可在前瞻路径编码程序中增加型态控制的特征，使本发明编码装置能适用于不同规格的编码程序。
下面结合附图和具体实施例对本发明进行详细描述，但其不作为对本发明的限定。
图1是应用本发明编码装置的记录媒体编码装置示意图；图2是本发明编码装置的快速前瞻路径筛选器的功能模块示意图；图3A是本发明编码装置第一实施例功能模块图；图3B是本发明编码装置数据字编码器第一实施例功能模块图；图4A是本发明编码装置第二实施例功能模块图；图4B是本发明编码装置数据字编码器第二实施例功能模块图。
其中，附图标记10 记录媒体编码装置 20 读写头30 记录媒体 100 数据字编码器110 编码表内存 120 数据编码字转换器130 行程长度受限检查器 140 暂存缓冲器150 数据编码字数字累加值计算器160 数据编码字奇偶特性值计算器170 多任务器 200 快速前瞻路径筛选器210 数字累加值计算器 211 候选路径数字累加值计算器212 候选路径数字累加值的绝对值总和计算器213 候选路径/保留路径数字累加值计算器220 保留路径筛选器 230 数据编码字内存240 最优路径筛选器 250 保留路径/最优路径筛选器260 多任务器 270 数据字缓冲存储器280 暂存缓冲器 300 信号转换器具体实施方式
如图1所示，本发明的具有快速前瞻路径编码装置主要包括记录媒体编码装置10中的数据字编码器100及快速前瞻路径筛选器200两个部分。
整个记录媒体编码装置10的运作过程大致如下首先将欲记录到记录媒体30中的数据字逐一传送给数据字编码器100，经过转换后产生对应可用的候选数据编码字作为输出并传送给快速前瞻路径筛选器200，此时快速前瞻路径筛选器200经过所设定的有关状态、路径和编码特性的不同筛选条件来决定一连串最后可供编码程序使用的最优数据编码字符串，这一连串的最优数据编码字将被传送到信号转换器300中，进行信号的转换，即NRZI(Non-Return-to-Zero)转换，产生出可记录的写入信号，最后再透过读写头20将此一连串的写入信号写至记录媒体30中储存，完成整个记录媒体编码装置的编码程序。
图2是快速前瞻路径筛选器200的功能模块示意图。其主要的运作流程是从数据字编码器100接收候选数据编码字，首先通过数字累加值计算器210来计算出各候选数据编码字被衔接于先前所暂存的对应保留路径后所产生的各新候选路径所具有的数字累加值以及各新候选路径的数字累加值的绝对值总和，之后由保留路径筛选器220来进行第一次路径筛选，其主要根据设定好的第一筛选条件(关于状态以及路径的筛选条件)来决定可能被作为编码程序使用的保留路径，此时不可能被作为编码程序使用的候选路径将被删除以减少暂存数据量，同时将被保留路径中所新增加的保留数据编码字暂存在数据编码字内存230中，当达到预定的设定编码长度时(即已经进行到预定固定长度的前瞻路径计算时)，所有保留路径将再通过最优路径筛选器240来进行第二次路径筛选，其主要根据设定好的第二筛选条件(关于编码特性的筛选条件)来决定最优路径，同时将最优路径中的最优数据编码字输出，最后才透过图1中的信号转换器300将最优数据编码字转换成写入信号后记录到记录媒体30中，至此为有关本发明快速前瞻路径筛选器200的简要运作流程。
下面将就本发明所提出的具有快速前瞻路径编码装置的两个实施例作详细的说明如下首先，请参考图3A，其中主要包括(1)数据字编码器100，负责将外部所输入的数据字转换成一个以上对应的候选数据编码字后输出，同时负责计算各候选数据编码字的特性，包括数字累加值及奇偶特性值(即数据编码字中含有“1”的数量为奇数或偶数)，以提供给快速前瞻路径筛选器200作为计算数字累加值之用。其详细功能模块图如图3B，包括有(a)编码表内存110，通常以只读存储器(ROM)来实现，主要用来储存可将数据字转换为一个以上对应的简化数据编码字的编码表，及储存简化同步控制数据编码字编码表，可在接收到来自计数器的同步控制信号时查找出简化同步控制数据编码字；或是在接收到由外部所输入的数据字时，透过编码表查找出对应数据字的各简化数据编码字。为了节省编码表内存110的储存空间，在此会先将编码表中的数据编码字或者同步控制数据编码字进行简化后再加以储存，当需要使用时再还原；(b)数据编码字转换器120，主要负责将编码表内存110所输出的简化数据编码字或简化同步控制数据编码字还原为数据编码字及同步控制数据编码字。如果先前编码表内存110中所储存的是未经过简化的内容，则此数据编码字转换器120可以省略。所得到的各数据编码字，将同时分别透过下列功能模块进行处理；(c)行程长度受限检查器130，用来接收数据编码字转换器120及来自暂存缓冲器140的数据编码字，进行行程长度受限检查(RLL check)，以确保数据编码字与前次可连接的数据编码字联接后仍然符合(d，k)限制；(d)暂存缓冲器140，暂存前次由数据编码字转换器120所产生的各数据编码字，当行程长度受限检查器130需求时主动提供前次的各数据编码字给行程长度受限检查器130，以便确保连接的数据编码字的合法性；(e)数据编码字数字累加值计算器150，负责接收数据编码字转换器120所传来的各数据编码字，进行数据编码字的数字累加值计算；(f)数据编码字奇偶特性值计算器160，接收数据编码字转换器120的各数据编码字，进行数据编码字的奇偶特性值计算；(g)多任务器170，用来接收数据编码字转换器120、行程长度受限检查器130、数据编码字数字累加值计算器150及数据编码字奇偶特性值计算器160所产生的输出结果，依据保留路径筛选器220在前次编码决定各保留数据编码字后所产生的保留状态信号，决定出可衔接于各保留路径后的各合法数据编码字(即候选数据编码字)，并输出各候选数据编码字所对应的数字累加值及奇偶特性值给数字累加值计算器210，及输出各候选数据编码字给保留路径筛选器220。
(2)数字累加值计算器210，接收来自数据字编码器100中多任务器170所输出的候选数据编码字、候选数据编码字的数字累加值及奇偶特性值，并进行各候选路径的处理，其中又包括(a)候选路径数字累加值计算器211，根据各候选数据编码字的数字累加值及奇偶特性值计算各候选路径数字累加值。
(b)候选路径数字累加值的绝对值总和计算器212，接收来自候选路径数字累加值计算器211所计算出的各候选路径数字累加值，先将各候选路径数字累加值取绝对值之后再进行加总，亦即计算各候选路径的数字累加值的绝对值总和。
(3)保留路径筛选器220，其根据第一筛选条件(关于状态以及路径的筛选条件)对所接收的各候选路径数字累加值的绝对值总和进行第一次筛选，以决定出欲保留下来的保留路径，并同时决定原先从数据字编码器100接收的各候选数据编码字中需被暂存的各保留数据编码字。
(4)数据编码字内存230，进行第一次筛选并确认保留路径后，用来储存一个以上保留数据编码字及对应的该保留数据编码字的保留路径数字累加值。
(5)最优路径筛选器240，当数据编码字内存230累积到达预定的设定编码长度时(即进行到预定固定长度的前瞻路径计算时)，根据第二筛选条件(即关于编码特性的筛选条件)对所接收到数据编码字内存230中所储存的各保留路径所对应的数字累加值的绝对值总和进行第二次筛选，以决定出最优路径，并从接收到的一个以上保留路径的最先数据编码字中，确认最优数据编码字以进行输出。
其中，当保留路径筛选器220决定欲保留的各保留数据编码字时，将同时产生一个保留状态信号传送给数据字编码器100以作为继续进行下个数据字编码程序的依据，另外还传送给候选路径数字累加值计算器211以便将各保留数据编码字所对应的各候选路径数字累加值(即保留路径数字累加值)储存至数据编码字内存230中，并同时清除与保留路径不相关的暂存内容。同样地，该保留状态信号也传送给候选路径数字累加值的绝对值总和计算器212以进行与保留路径不相关的暂存内容的清除与更新。
此外，当数据编码字内存230累积到达预定的设定编码长度时，除了传送保留路径所对应的最先数据编码字给最优路径筛选器240，作为选择对应的候选路径数字累加值的绝对值总和(即保留路径的数字累加值的绝对值总和)进行筛选来决定最优数据编码字之外，还将传回各保留路径所对应的各最先保留路径的数字累加值给候选路径数字累加值的绝对值总和计算器212，在下次数字累加值的绝对值总和计算时，扣除各保留路径的最先保留路径数字累加值，使得候选路径数字累加值的绝对值总和只会以数据编码字内存230中各保留路径数字累加值作计算。
事实上，本发明具有快速前瞻路径编码装置更包括当最优路径筛选器240决定出最优数据编码字之后，由数据编码字内存230自动清除掉最先数据编码字与最优路径不相同的所有保留路径，以便进行下个数据字的编码程序。
另外，为了处理同步控制的问题，本发明具有快速前瞻路径编码装置还可以通过一个计数器，在达到预定的设定间距时产生一个同步控制信号给数据字编码器100中的编码表内存110，以便在编码程序的适当时机插入同步控制数据编码字。至于本发明整个具有快速前瞻路径编码装置的运作程序的控制，也将透过一个时间控制器来进行各功能模块之间运作的协调。
第二实施例将通过图4A及图4B来作进一步说明与第一实施例不同的地方主要在于为了节省数据编码字内存230，因此在第二实施例的数据编码字内存230中仅储存每次保留路径筛选后的一个以上保留数据编码字编号(数据编码字编号为第一运算周期自编码表查找出数据字所对应的一个以上数据编码字时所自动赋予的编号，以便能够在第二运算周期再次查找编码表时，能够得到具有相同对应顺序的数据编码字)，也因此需要额外增加一个数据字缓冲存储器270，以便在进行最优路径筛选前能够重新产生最先数据字对应的候选数据编码字、候选数据编码字的数位累加值及奇偶特性值，以便重新计算出在第一实施例中直接储存于数据编码字内存230中的保留路径数字累加值。
在第二实施例中，每次编码都需要两个运算周期才能够完成，第一运算周期所产生的候选数据编码字、候选数据编码字的数位累加值及奇偶特性值，将只被用来作第一次筛选之用，在确认保留路径之后每个保留数据编码字的数据编码字编号将会被储存在数据编码字内存230中，以便在第二运算周期，重新根据数据字来产生数据编码字编号所代表的保留数据编码字及其对应的数字累加值及奇偶特性值，再次进行第二次筛选，最后决定最优路径及最优数据编码字作为输出。
图4A为第二实施例的详细功能模块图，主要组成如下
(1)数据字编码器100，用于在第一运算周期将自外部输入的数据字转换成为一个以上对应的候选数据编码字，并计算各候选数据编码字所对应的数据编码字编号、数字累加值及奇偶特性值加以输出；另在第二运算周期将接收先前暂存于数据字缓冲存储器270中的最先数据字(即固定次数的编码动作前第一运算周期自外部输入的数据字，其缓冲长度与给定的前瞻路径长度有关)，再次将数据字转换为一个以上对应的数据编码字及其所对应的数据编码字编号、数字累加值及奇偶特性值输出。
其详细功能模块图如图4B，包括有(a)编码表内存110，通常以只读存储器(ROM)来实现，负责储存用来将数据字转换为一个以上对应的简化数据编码字的编码表，并储存简化同步控制数据编码字编码表，可在接收到来自计数器的同步控制信号时查找出简化同步控制数据编码字；或在第一运算周期接收到数据字时查找出对应数据字的各简化数据编码字；另在第二运算周期接收来自数据字缓冲存储器270的最先数据字时查找出该数据字所对应的各简化数据编码字。
此实施例的编码表内存110与第一实施例相同，为节省储存空间，可采取将编码表中的数据编码字或同步控制数据编码字简化后再储存，当需要使用时再还原；(b)数据编码字转换器120，用来将编码表内存110所传送出的简化数据编码字或简化同步控制数据编码字还原为数据编码字及同步控制数据编码字。如果编码表内存110中储存的是未经简化的内容，则此部分可省略；所得到的数据编码字在第一运算周期将同时透过下列功能方块进行处理(c)行程长度受限检查器130，用来接收数据编码字转换器120及来自暂存缓冲器140的数个数据编码字，进行行程长度受限检查(RLL check)，以确保数据编码字与前次可连接的数据编码字联接后仍然可以符合(d，k)限制；(d)暂存缓冲器140，暂存前次由数据编码字转换器120所产生的各数据编码字，当行程长度受限检查器130需求时主动提供前次的各数据编码字给行程长度受限检查器130，以便确保连接数据编码字的合法性；(e)数据编码字数字累加值计算器150，负责接收数据编码字转换器120所传来的各数据编码字，进行数据编码字的数字累加值计算；(f)数据编码字奇偶特性值计算器160，接收数据编码字转换器120的各数据编码字，进行数据编码字的奇偶特性值计算；(g)多任务器170，用于在第一运算周期接收行程长度受限检查器130、数据编码字数字累加值计算器150及数据编码字奇偶特性值计算器160的输出结果，依据保留路径/最优路径筛选器250在前次编码决定各保留数据编码字编号后产生的保留状态信号，决定并输出各候选数据编码字的数据编码字编号、数位累加值及奇偶特性值给数字累加值计算器210。
另外，多任务器170在第二运算周期接收数据编码字数字累加值计算器150及数据编码字奇偶特性值计算器160的输出结果，将对应到数据字缓冲存储器270输出的最先数据字的所有数据编码字的数据编码字编号、数字累加值及奇偶特性值输出给数字累加值计算器210。
其中，当保留路径/最优路径筛选器250在第一运算周期决定出各保留数据编码字的数据编码字编号之后，便会发出一个保留状态信号给多任务器170，以利多任务器170在下次第一运算周期继续进行下个数据字的编码程序。
与第一实施例不同的是，此数据字编码器100还会在第二运算周期将数据编码字转换器120输出的各数据编码字再输出给暂存缓冲器280，此时数据字来自于数据字缓冲存储器270。
(2)数字累加值计算器210，用来处理来自数据字编码器100中多任务器170所输出的各候选数据编码字的数据编码字编号、数字累加值及奇偶特性值，以进行各候选路径的处理，其中更包括(a)候选路径/保留路径数字累加值计算器213，用于在第一运算周期根据各候选数据编码字的数字累加值及奇偶特性值计算各候选路径数字累加值；于第二运算周期则根据各保留路径对应的最先数据编码字编号来计算对应的各保留路径的最先保留路径数字累加值。
(b)候选路径数字累加值的绝对值总和计算器212，用来于第一运算周期根据候选路径/保留路径数字累加值计算器213所传来的各候选路径数字累加值计算各候选路径数字累加值的绝对值总和；在第二运算周期根据候选路径/保留路径数字累加值计算器213所传来的各保留路径对应的最先保留路径数字累加值，重新计算各候选路径数字累加值的绝对值总和。
(3)数据编码字内存230，用来在第一运算周期储存保留路径/最优路径筛选器250输出之各保留数据编码字编号，另于第二运算周期负责主动提供各保留路径所对应的最先数据编码字编号给候选路径/保留路径数字累加值计算器213。
(4)保留路径/最优路径筛选器250，用来在第一运算周期根据第一筛选条件对所接收的各候选路径数字累加值的绝对值总和进行筛选，以自接收到的各候选数据编码字编号中决定所对应的保留数据编码字编号(即决定保留路径)；在第二运算周期根据第二筛选条件对第一运算周期筛选后的各保留路径数字累加值的绝对值总和再进行筛选，以决定出最优数据编码字编号(即决定最优路径)。
(5)数据字缓冲存储器270，用来在第一运算周期将自外部输入的数据字暂存于内存中数个编码动作，其缓冲长度与给定的前瞻路径长度有关；另于第二运算周期将最先数据字传送给数据字编码器100。
(6)暂存缓冲器280，用来于第二运算周期接收数据字编码器100的数据编码字转换器120所传送的各候选数据编码字。当保留路径/最优路径筛选器250于第二运算周期决定出最优数据编码字编号时，将会直接传送给暂存缓冲器280，以便决定出最优数据编码字加以输出。
事实上，第二实施例中亦可以透过一个多任务器260，设置于数据字编码器100与数字累加值计算器210之间，负责于第一运算周期接收数据字编码器100中多任务器170所输出的各候选数据编码字的数据编码字编号、数字累加值及奇偶特性值，并提供给数字累加值计算器210；在第二运算周期接收来自数据编码字内存230所传出的各保留路径对应的最先数据编码字编号，以决定出对应各最先数据编码字编号的数字累加值，并提供给数字累加值计算器210。
同样地，该实施例中也包括自动进行清除、更新的程序。当保留路径/最优路径筛选器250在第一运算周期决定出保留数据编码字编号之后，产生一个保留状态信号分别传送给数据字编码器100、候选路径/保留路径数字累加值计算器213及候选路径数字累加值的绝对值总和计算器212，以进行与保留路径不相关的暂存内容的清除与更新。另外，在第二运算周期决定出最优数据编码字编号之后，亦由数据编码字内存230自动清除掉最先数据编码字编号与最优路径不相同的所有保留路径，以便进行下个数据字的编码程序。
为了处理同步控制的问题，该实施例也包括透过一个计数器，在达到预定的设定间距时产生一个同步控制信号给数据字编码器100中的编码表内存110，以便在编码程序的适当时机插入同步控制数据编码字。
另外，此实施例中整个运作程序的控制，也同样可透过一个时间控制器来进行各功能模块间运作协调。
为满足FVD规格之EFTCM编码程序，该实施例也可以在数据字编码器100中储存一份型态控制编码表，并配合当达到另一个预定设定间距时接收外部所产生的型态控制信号，以便在编码程序的适当时机插入型态控制数据编码字。
本发明具有快速前瞻路径编码装置，由上述两个实施例态样的具体实现来看，不但可以应用于DVD规格之EFMPlus编码程序，亦能够同时应用于FVD规格之EFTCM编码程序上，甚至是其它需要使用到固定长度之前瞻路径编码程序，且较习知技术能够以较小的硬件成本进行编码，以达到相同更甚至增加整体记录媒体编码装置的编码速度。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种具有快速前瞻路径编码装置，其可在调变编码的前瞻路径运算程序中，藉由状态、路径和编码特性之筛选条件，来简化路径的实际运算量，以达到降低硬件成本及提升整体执行效率的目的，所述装置包括一数据字编码器，用于将输入的一数据字转换成为对应一个以上候选数据编码字输出，同时输出所述候选数据编码字的一数字累加值及一奇偶特性值；一数据编码字内存，在筛选后负责储存一个以上保留数据编码字及对应各所述保留数据编码字的保留路径数字累加值，并于输出一最佳编码数据编码字后，对所述数据编码字内存进行路径更新的程序；一数字累加值计算器，包括一候选路径数字累加值计算器，用于根据各所述候选数据编码字的所述数字累加值及所述奇偶特性值计算各所述候选路径数字累加值；及一候选路径数字累加值的绝对值总和计算器，用于接收各所述候选路径数字累加值，计算各所述候选路径数字累加值的绝对值总和；一保留路径筛选器，用于根据一第一筛选条件对所接收之各所述候选路径数字累加值的绝对值总合进行筛选，从所接收的各所述候选数据编码字中决定各所述保留数据编码字；及一最佳路径筛选器，用于根据一第二筛选条件对所接收之一个以上保留路径中最先数据编码字与其所对应的各所述候选路径数字累加值的绝对值总和进行筛选，以决定所述最佳编码数据编码字作为输出；其中，当所述保留路径筛选器决定各所述保留数据编码字时，将产生一保留状态信号传送给所述数据字编码器作为继续进行下个数据字调变编码的依据、及传送给所述候选路径数字累加值计算器以便将各所述保留数据编码字所对应的各所述候选路径数字累加值储存至所述数据编码字内存，并对所述候选路径数字累加值计算器及所述候选路径数字累加值的绝对值总和计算器进行更新的程序；其中，当所述数据编码字内存累积到达一设定编码长度时，将传送各所述保留路径所对应的一最先数据编码字给所述最佳路径筛选器以选择对应的各所述候选路径数字累加值的绝对值总和进行筛选来决定所述最佳编码数据编码字；其中，当所述数据编码字内存累积到达所述设定编码长度时，将传送各所述保留路径的最先数据编码字所对应的各所述候选路径数字累加值的绝对值总和给所述候选路径数字累加值的绝对值总和计算器。
2.根据权利要求1所述的具有快速前瞻路径编码装置，其特征在于所述第一筛选条件为依各所述候选路径数字累加值的数值区分为正数、负数两种状态，再依各所述候选路径数字累加值的绝对值总和分别作比较，各取其数值最小的前两者为所述保留路径，所对应的各所述候选数据编码字即为各所述保留数据编码字。
3.根据权利要求1所述的具有快速前瞻路径编码装置，其特征在于所述第二筛选条件为依各所述保留路径数字累加值的绝对值总和作比较，取数值最小者为所述最佳路径，所对应的各所述保留数据编码字为所述最佳编码数据编码字。
4.根据权利要求1所述的具有快速前瞻路径编码装置，其特征在于还包括一计数器，用于在达到一第一设定间距时产生一同步控制信号给所述数据字编码器，以在调变编码程序中加入一同步控制数据编码字。
5.根据权利要求1所述的具有快速前瞻路径编码装置，其特征在于还包括一时间控制器，用于控制所述装置之运作程序。
6.根据权利要求1所述的具有快速前瞻路径编码装置，其特征在于所述数据字编码器更包括一编码表内存，用于储存一用于将数据字转换为对应一个以上简化数据编码字的编码表，及储存一简化同步控制数据编码字编码表，可在接收到所述同步控制信号时查找出所述简化同步控制数据编码字；或可在接收到所述数据字时查找出对应所述数据字之各所述简化数据编码字；一数据编码字转换器，用于接收各所述简化候选数据编码字或所述简化同步控制数据编码字还原为各所述数据编码字及所述同步控制数据编码字；一暂存缓冲器，用于暂存各所述数据编码字；一行程长度受限检查器，用于接收所述数据编码字转换器及所述暂存缓冲器之各所述数据编码字进行联接后之行程长度受限的检查；一数据编码字数字累加值计算器，用于接收所述数据编码字转换器的各所述数据编码字进行各所述数据编码字的所述数字累加值计算；一数据编码字奇偶特性值计算器，用于接收所述数据编码字转换器的各所述数据编码字进行各所述数据编码字的所述奇偶特性值计算；及一多任务器，用于接收所述数据编码字转换器、所述行程长度受限检查器、所述数据编码字数字累加值计算器及所述数据编码字奇偶特性值计算器结果，输出各所述候选数据编码字、各所述候选数据编码字所对应的所述数位累加值及所述奇偶特性值；其中，当所述保留路径筛选器决定各所述保留数据编码字时，所述多任务器将接收到所述保留状态信号以继续进行下个数据字调变编码。
7.根据权利要求6所述的具有快速前瞻路径编码装置，其特征在于所述数据字编码器还包括一型态控制编码表，用于在达到一第二设定间距时接收一型态控制信号，以提供可加入于各所述候选数据编码字的一型态控制数据编码字。
8.一种具有快速前瞻路径编码装置，可在调变编码的前瞻路径运算程序中，通过状态、路径和编码特性的筛选条件，来简化路径的实际运算量，以达到降低硬件成本及提升整体执行效率的目的，所述装置包括一数据字编码器，用于在一第一运算周期将输入的一数据字转换成为对应一个以上候选数据编码字，计算各所述候选数据编码字所对应的一数据编码字编号、一数字累加值及一奇偶特性值加以输出；在一第二运算周期将接收到的所述最先数据字转换成为对应一个以上数据编码字与其所对应的所述数据编码字编号、所述数字累加值及所述奇偶特性值后输出；一数据字缓冲存储器，用于在所述第一运算周期将所接收到之所述数据字暂存；另于所述第二运算周期将最先数据字传送给所述数据字编码器；一数字累加值计算器，包括一候选路径/保留路径数字累加值计算器，用于在所述第一运算周期根据各所述候选数据编码字的所述数字累加值及所述奇偶特性值计算各所述候选路径数字累加值；于所述第二运算周期根据各所述保留路径对应的一最先数据编码字编号来计算对应各所述保留路径的一最先保留路径数字累加值；一候选路径数字累加值的绝对值总和计算器，用于在所述第一运算周期根据各所述候选路径数字累加值计算各所述候选路径数字累加值的绝对值总和；另于所述第二运算周期根据各所述保留路径对应的所述最先保留路径数字累加值来重新计算各所述候选路径数字累加值的绝对值总和；一保留路径/最佳路径筛选器，用于在所述第一运算周期根据一第一筛选条件对所接收的各所述候选路径数字累加值的绝对值总和进行筛选，从所接收的各所述候选数据编码字编号中决定所对应的所述保留数据编码字编号；在所述第二运算周期根据一第二筛选条件对所述第一运算周期筛选后的各所述保留路径数字累加值的绝对值总和进行筛选，以决定一最佳编码数据编码字编号；一数据编码字内存，用于在所述第一运算周期储存各所述保留数据编码字编号，另于所述第二运算周期提供各所述保留路径所对应的所述最先数据编码字编号；及一暂存缓冲器，用于在所述第二运算周期接收所述数据字编码器所传送的各所述数据编码字；其中，当所述保留路径/最佳路径筛选器决定各所述保留数据编码字编号后，将产生一保留状态信号给所述数据字编码器、所述候选路径/保留路径数字累加值计算器及所述候选路径数字累加值的绝对值总和计算器进行更新的程序；其中，当所述保留路径/最佳路径筛选器决定所述最佳编码数据编码字编号时，将会传送给所述暂存缓冲器以决定所述最佳编码数据编码字加以输出。
9.根据权利要求8所述的具有快速前瞻路径编码装置，其特征在于还包括一多任务器，用于与所述数据字编码器、所述数据编码字内存及所述数字累加值计算器连接，在所述第一运算周期接收来自所述数据字编码器的各所述候选数据编码字编号及其对应的所述数字累加值及所述奇偶特性值传送给所述候选路径/保留路径数字累加值计算器；在所述第二运算周期接收来自所述数据编码字内存的各所述保留路径对应的所述最先数据编码字编号，以传送对应各所述最先数据编码字编号的所述数据编码字数位累加值给所述候选路径/保留路径数字累加值计算器。
10.根据权利要求8所述的具有快速前瞻路径编码装置，其特征在于所述第一运算周期是所述装置以完成一个数据字到各所述保留数据编码字编号储存于所述数据编码字内存的全部编码动作所需的频率周期数。
11.根据权利要求8所述的具有快速前瞻路径编码装置，其特征在于所述第二运算周期是指所述装置以完成各所述保留数据编码字编号到所述最佳数据编码字输出的全部编码动作所需的频率周期数。
12.根据权利要求8所述的具有快速前瞻路径编码装置，其特征在于所述第一筛选条件为依各所述候选路径数字累加值的数值区分为正数、负数两种状态，再依各所述候选路径数字累加值的绝对值总和分别比较，各取其数值最小的前两者为所述保留路径，所对应的各所述候选数据编码字即为各所述保留数据编码字。
13.根据权利要求8所述的具有快速前瞻路径编码装置，其特征在于所述第二筛选条件为依各所述保留路径数字累加值的绝对值总和作比较，取其数值最小者为最佳路径，所对应的各所述保留数据编码字即为所述最佳编码数据编码字。
14.根据权利要求8所述的具有快速前瞻路径编码装置，其特征在于还包括一计数器，用于在达到一第一设定间距时产生一同步控制信号给所述数据字编码器，以在调变编码程序中加入一同步控制数据编码字。
15.根据权利要求8所述的具有快速前瞻路径编码装置，其特征在于还包括一时间控制器，用于控制所述装置的运作程序。
16.根据权利要求8所述的具有快速前瞻路径编码装置，其特征在于所述数据字编码器更包括一编码表内存，用于储存一用于将数据字转换为对应一个以上简化数据编码字的编码表，及储存一简化同步控制数据编码字编码表，可在接收到所述同步控制信号时查找出所述简化同步控制数据编码字；或可在所述第一运算周期接收到所述数据字时查找出对应所述数据字的各所述简化数据编码字；在所述第二运算周期接收到所述最先数据字时查找出对应所述数据字的各所述简化数据编码字；一数据编码字转换器，用于将各所述简化数据编码字或所述简化同步控制数据编码字还原为各所述数据编码字及所述同步控制数据编码字；一暂存缓冲器，用于暂存各所述数据编码字；一行程长度受限检查器，用于接收所述数据编码字转换器及所述暂存缓冲器的各所述数据编码字进行联接后的行程长度受限检查；一数据编码字数字累加值计算器，用于接收所述数据编码字转换器的各所述数据编码字进行各所述数据编码字的所述数字累加值计算；一数据编码字奇偶特性值计算器，用于接收所述数据编码字转换器的各所述数据编码字进行各所述数据编码字的所述奇偶特性值计算；及一多任务器，用于在所述第一运算周期接收所述行程长度受限检查器、所述数据编码字数字累加值计算器及所述数据编码字奇偶特性值计算器的结果，输出各所述候选数据编码字的所述数据编码字编号、所述数位累加值及所述奇偶特性值，另于所述第二运算周期接收所述数据编码字数字累加值计算器及所述数据编码字奇偶特性值计算器的结果，输出对应所述最先数据字的各所述数据编码字之所述数据编码字编号、所述数位累加值及所述奇偶特性值；其中，所述数据编码字转换器于第二运算周期输出对应所述最先数据字的各所述数据编码字；其中，当所述保留路径/最佳路径筛选器于所述第一运算周期决定各所述保留数据编码字编号后，所述多任务器将接收到所述保留状态信号以继续进行下个数据字调变编码。
17.根据权利要求16所述的具有快速前瞻路径编码装置，其特征在于所述数据字编码器更包括一型态控制编码表，用于在达到一第二设定间距时接收一型态控制信号以提供可加入于各所述候选数据编码字的一型态控制数据编码字。
全文摘要
一种具有快速前瞻路径编码装置，其应用于记录媒体编码的装置中，主要是提供数据在被记录到记录媒体前能够透过装置中特定的前瞻路径编码程序，以事先所设定的状态、路径和编码特性的不同筛选条件，来简化装置在执行编码程序时所需的大量计算时间。这种装置可使以往采取前瞻路径编码方式时以指数比例增加的实际运算量大幅减少，并改为以线性比例增加，达到使记录媒体编码装置的硬件成本降低及执行效率提升的目的。
文档编号H03M7/30GK1780151SQ20041009041
公开日2006年5月31日 申请日期2004年11月18日 优先权日2004年11月18日
发明者杨永吉, 许哲国 申请人:财团法人工业技术研究院