专利名称：具有改良的参数变异耐受度的振荡器及其反转迟滞元件的制作方法
技术领域：
本发明涉及一种电子电路，特别是涉及一种具有改良的参数变异耐受度的振荡器及其反转迟滞元件。
背景技术：
现今许多电子装置(例如手机、电脑及个人数码助理(PDA)等)皆需要在高频的计时信号(clock signal)下操作，而通常这些计时信号乃是藉由锁相回路(phase locked loops，PLLs)而产生的。
一典型的锁相回路包含有一检相器(phase detector)、一回路过滤器(loop filter)以及一电压控制振荡器(voltage controlled oscillator，VCO)。当所有的元件在执行重要的功能时，由于此电压控制振荡器可输出高频讯号并可根据一控制电压讯号(control voltage signal)以调整此输出讯号的频率，因此，此电压控制振荡器在锁相回路内是扮演着一核心角色。
当设计一锁相回路时，首先则需选择此电压控制振荡器的一输出频率值/控制电压值，此数值是代表当控制电压改变某一数值时，此电压控制振荡器的输出频率会随之对应改变为另一数值，在本文中乃是以Kvco的符号表示此电压控制振荡器的输出频率值/控制电压值。图1是现有习知的振荡器的一种Kvco图。请参阅图1所示，图1的X轴代表控制电压，Y轴代表输出频率，其中Kvco值为图1中斜线的斜率。当图1的图形为一直线时，此时Kvco值为一常数，但在实际应用上，Kvco值很有可能会随着控制电压而改变，换言之，此Kvco值将不会为一常数。尽管如此，为了简化其设计过程，通常还是会使用一固定的Kvco值来当作实际Kvco值的近似值，而当选定Kvco值后，就可决定其他锁相回路元件的参数。因此，在此种方式之下，锁相回路乃是依据电压控制振荡器来设计。
在一锁相回路中，Kvco值的决定是根据其使用的特定的电压控制振荡器。就此特定的电压控制振荡器而言，由于此电压控制振荡器在制程中的变异，故可能具有许多种不同的Kvco值，而不是因为电压控制震荡器有设计缺陷所造成。
更特别的是，此电压控制振荡器更包含多个元件(例如为晶体管等)，其中这些元件是藉由某一制程所制造而成。在理想状态下，在经由每一次的相同的制程下，应该皆会制造出特性相同的元件(亦就是具有相同参数的元件)，但是，就实际应用面上而言，这是十分困难的。因此，组成此电压控制振荡器的内部元件的参数多少会有些变异(parameter variation)，其中某些元件的参数仅符合最低规格(minimum specification)，而其他元件将符合或超过最高规格(maximum specification)，至于其他元件则将落于最低规格与最高规格之间。因此，既使所有的电压控制振荡器的设计皆相同，但是由于这些制程的变异，故所制造出的这些电压控制振荡器的Kvco值将会不同。所以当一锁相回路设计者选定一Kvco值时，其必须根据所有电压控制振荡器在可运作下的最低限度来决定，换言之，此设计者必须选定当电压控制振荡器在最差状况下(worst case)时的Kvco值。
图2是现有习知的电压控制振荡器的Kvco图，其显示当此电压控制振荡器的多个元件产生参数变异时，所可能显示的多种不同的Kvco值。请参阅图2所示，KVCO1的图形显示在最差情况下的Kvco值(亦就是当此电压控制振荡器的多个元件符合最低规格时)，而KVCO3的图形显示在最佳情况下的Kvco值(亦即当此电压控制振荡器的多个元件符合最高规格时)，且KVCO2的图形显示在一般情况下的Kvco值。如图2所示，在最差情况下时的KVCO1图形的斜率为最高。值得注意的是，由上述可知，一锁相回路设计者必须选择在最差情况下时的Kvco值，以确保当所有相同设计的电压控制振荡器产生参数变异时，此时锁相回路将仍然可以运作。换言之，此设计者必须选定最高的Kvco值(亦就是KVCO1的图形的斜率)。
然而，在许多实际的应用上，欲选定如此高的Kvco值是很有问题的。在定义上，此Kvco值是代表当控制电压改变某一数值时，此电压控制振荡器的输出频率会随之对应改变另一数值。因此，当此Kvco值非常高时，既使控制电压只有些许的改变，便会让输出频率产生大幅度的改变。换言之，当控制电压具有任何的杂讯成分(noise component)时，这些杂讯成分将会造成输出频率的变动幅度更大(在本文乃是指颤动(jitter)程度)。由于此种颤动会造成一些元件不当地运作，故要避免此颤动的情形发生。因此，在一锁相回路的设计中，使用过高的Kvco值将会有上述的重大缺点。
由此可见，上述现有的振荡器在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决振荡器存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的振荡器存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的具有改良的参数变异耐受度的振荡器及其反转迟滞元件，能够改进一般现有的振荡器，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，提供一种新型结构的反转迟滞元件，所要解决的技术问题是使其可以有效地减少其在输出时所产生的颤动(jitter)程度，从而更加适于实用。
本发明的另一目的在于，提供一种具有改良的参数变异耐受度的振荡器，所要解决的技术问题是使其可以有效地减少其在输出时所产生的颤动(jitter)程度，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种反转迟滞元件，其包括一反转部，具有一输入端，以接收一输入讯号；一补数输入端，以接收该输入讯号的一补数；一输出端，以提供一输出讯号；以及一补数输出端，以提供该输出讯号的一补数，其中该反转部可执行一反转功能(inverting function)，使得该输出讯号为该输入讯号的该补数的一反转版本(inverted version)，且该输出讯号的该补数为该输入讯号的一反转版本；以及一迟滞控制部，包括一第一电流源，具有一第一阻抗，而该第一电流源是耦接于该补数输出端，以及耦接至接收一控制讯号；一第一阻抗元件，是耦接于该第一电流源，而该第一阻抗元件可让该第一电流源产生一第一输出阻抗，其中该第一输出阻抗是远大于该第一阻抗；一第二电流源，具有一第二阻抗，而该第二电流源是耦接于该输出端，以及耦接至接收该控制讯号；以及一第二阻抗元件，是耦接于该第二电流源，而该第二阻抗元件可让该第二电流源产生一第二输出阻抗，其中该第二输出阻抗是远大于该第二阻抗。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的反转迟滞元件，其中所述的第一电流源包括一第一晶体管，而该第一晶体管包括一汲极端，耦接于该补数输出端；一闸极端，以接收该控制讯号；以及一源极端，耦接于该第一阻抗元件。
前述的反转迟滞元件，其中所述的第二电流源包括一第二晶体管，而该第二晶体管包括一汲极端，耦接于该输出端；一闸极端，以接收该控制讯号；以及一源极端，耦接于该第二阻抗元件。
前述的反转迟滞元件，其中所述的第一阻抗元件包括一第一电阻器，且该第二阻抗元件包括一第二电阻器。
前述的反转迟滞元件，其中所述的第一阻抗元件包括一第三晶体管，当施加偏压于该第三晶体管时，此时该第三晶体管可当作一电阻器来使用，且该第二阻抗元件包括一第四晶体管，当施加偏压于该第四晶体管时，此时该第四晶体管可当作一电阻器来使用。
前述的反转迟滞元件，其中所述的反转部包括一第一晶体管，具有一闸极端，耦接于该输入端；一汲极端，耦接于该补数输出端；以及一源极端，耦接于一第一节点；一第二晶体管，具有一闸极端，耦接于该补数输入端；一汲极端，耦接于该输出端；以及一源极端，耦接于该第一节点；一第三晶体管，具有一闸极端，耦接于该输出端；一汲极端，耦接于该补数输出端；以及一源极端，耦接于该第一节点；以及一第四晶体管，具有一闸极端，耦接于该补数输出端；一汲极端，耦接于该输出端；以及一源极端，耦接于该第一节点。
前述的反转迟滞元件，其中所述的反转部更包括一第五晶体管，具有一闸极端，耦接于该补数输出端；一汲极端，耦接于该补数输出端；以及一源极端，耦接于该第一节点；以及一第六晶体管，具有一闸极端，耦接于该输出端；一汲极端，耦接于该输出端；以及一源极端，耦接于该第一节点。
前述的反转迟滞元件，其中所述第一电流源包括一第七晶体管，具有一汲极端、一闸极端与一源极端，其中该汲极端是耦接于该补数输出端，而该闸极端是用以接收该控制讯号，且该源极端是耦接于该第一阻抗元件，以及该第二电流源包括一第八晶体管，具有一汲极端、一闸极端与一源极端，其中该汲极端是耦接于该输出端，而该闸极端是用以接收该控制讯号，且该源极端是耦接于该第二阻抗元件。
前述的反转迟滞元件，其中所述的第一阻抗元件包括一第一电阻器，且该第二阻抗元件包括一第二电阻器。
前述的反转迟滞元件，其中所述的第一阻抗元件包括一第九晶体管，当施加偏压于该第九晶体管时，此时该第九晶体管可当作一电阻器来使用，且该第二阻抗元件包括一第十晶体管，当施加偏压于该第十晶体管时，此时该第十晶体管可当作一电阻器来使用。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种具有改良的参数变异耐受度的振荡器，其包括一n个数目的反转迟滞元件，是串联地耦接以形成一闭回路(close loop)，其中n为比1大的一奇数，而每一该些反转迟滞元件包括一反转部，具有一输入端，以接收一输入讯号；一补数输入端，以接收该输入讯号的一补数；一输出端，以提供一输出讯号；以及一补数输出端，以提供该输出讯号的一补数，其中该反转部可执行一反转功能(inverting function)，使得该输出讯号为该输入讯号的该补数的一反转版本(inverted version)，且该输出讯号的该补数为该输入讯号的一反转版本；以及一迟滞控制部，包括一第一电流源，具有一第一阻抗，而该第一电流源是耦接于该补数输出端，以及耦接至接收一控制讯号；一第一阻抗元件，是耦接于该第一电流源，而该第一阻抗元件可让该第一电流源产生一第一输出阻抗，其中该第一输出阻抗是远大于该第一阻抗；一第二电流源，具有一第二阻抗，而该第二电流源是耦接于该输出端，以及耦接至接收该控制讯号；以及一第二阻抗元件，是耦接于该第二电流源，而该第二阻抗元件可让该第二电流源产生一第二输出阻抗，其中该第二输出阻抗是远大于该第二阻抗，而该输入端与该补数输入端是分别地耦接于一前导(preceding)反转迟滞元件的一补数输出端与一输出端，其中该输出端与该补数输出端是分别地耦接于一后续(succeeding)反转迟滞元件的一补数输入端与一输入端。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下本发明提出的一种反转迟滞元件(inverting delay component)，包括一反转部(irverting portion)与一迟滞控制部(delay controlportion)。反转部具有一输入端(input terminal)、一补数输入端(complementary input terminal)、一输出端(output terminal)及一补数输出端(complementary output terminal)，其中，输入端是接收一输入讯号，而补数输入端是用以接收此输入讯号的一补数，且输出端是提供一输出讯号，而补数输出端是提供此输出讯号的一补数，其中反转部可执行一反转功能，使得此输出端的讯号为此补数输入端的一反转版本(invertedversion)，且此补数输出端的讯号为此输入端的讯号的一反转版本。
此迟滞控制部包括一第一电流源、一第一阻抗元件、第二电流源以及一第二阻抗元件，其中第一电流源是耦接于此反转部的输出端，而第二电流源是耦接于此反转部的补数输出端。每一电流源是可接收一控制讯号，以控制电流源所产生的电流，使得此迟滞控制部可控制其迟延(delay)。第一电流源具有一第一阻抗，是耦接于一第一阻抗元件。同样地，第二电流源具有一第二阻抗，是耦接于一第二阻抗元件。藉由将这些阻抗元件耦接于这些电流源，将使得每一电流源可具有较高的输出阻抗(换言之，第一电流源所具有的输出阻抗相较于第一阻抗为高，且第二电流源所具有的输出阻抗相较于第二阻抗为高)。
本发明另提出一种振荡器，包括一n个数目的反转迟滞元件，其是串联地耦接以形成一闭回路(close loop)，其中n为比1大的一奇数，而每一这些反转迟滞元件包括一反转部与一迟滞控制部。反转部具有一输入端、一补数输入端、一输出端以及一补数输出端，其中，输入端是接收一输入讯号，而补数输入端是用以接收此输入讯号的一补数，且输出端是提供一输出讯号，而补数输出端是提供此输出讯号的一补数，其中反转部可执行一反转功能，使得此输出端的讯号为此补数输入端的一反转版本，且此补数输出端的讯号为此输入端的讯号的一反转版本。
此迟滞控制部包括一第一电流源、一第一阻抗元件、第二电流源以及一第二阻抗元件，其中第一电流源是耦接于此反转部的输出端，而第二电流源是耦接于此反转部的补数输出端。每一电流源是可接收一控制讯号，以控制电流源所产生的电流，使得此迟滞控制部可控制其迟延。第一电流源具有一第一阻抗，是耦接于一第一阻抗元件。同样地，第二电流源具有一第二阻抗，是耦接于一第二阻抗元件。藉由将这些阻抗元件耦接于这些电流源，将使得每一电流源可具有较高的输出阻抗(换言之，第一电流源所具有的输出阻抗相较于第一阻抗为高，且第二电流源所具有的输出阻抗相较于第二阻抗为高)。
借由上述技术方案，本发明具有改良的参数变异耐受度的振荡器及其反转迟滞元件至少具有下列优点由于本发明的反转迟滞元件与振荡器，其电流源的输出阻抗较高，故振荡器将具有较高的参数变异耐受度。换句话说，由于电流源的输出阻抗较高，减少了振荡器状况的变化，尽管这些变化仍在最差情况(亦就是当此振荡器的多个元件符合最低规格时)与最佳状况(亦就是当此振荡器的多个元件符合最高规格时)标准内。如此一来振荡器的Kvco值的变化甚小。因此，本发明的振荡器在最差情况下的Kvco值，将显著地小于现有习知的振荡器在最差情况下的Kvco值，故可有效地减少振荡器在输出时所产生的颤动(jitter)程度。
综上所述，本发明特殊结构的反转迟滞元件，可有效地减少其在输出时所产生的颤动(jitter)程度。另外，本发明特殊结构的具有改良的参数变异耐受度的振荡器，可有效地减少其在输出时所产生的颤动(jitter)程度。其具有上述诸多的优点及实用价值，并在同类产品中未见有类似的结构设计公开发表或使用而确属创新，其不论在结构上或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的振荡器具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并为了让本发明的上述和其他目的、特征和优点能更明显易懂，以下特举多个较佳实施例，并配合附图，详细说明如下。
图1是现有习知的振荡器的一种Kvco图。
图2是现有习知的电压控制振荡器的多数条Kvco图，其显示当此电压控制振荡器的多个元件产生参数变异时，所可能显示的多种不同的Kvco值。
图3是本发明较佳实施例的一种反转迟滞元件(inverting delaycomponent)的电路图。
图4是本发明较佳实施例的一种振荡器的功能方块图，此振荡器是由图3的反转迟滞元件所构成。
图5是图4的振荡器的多数条Kvco图，其显示当此振荡器的多个元件产生参数变异时，所可能显示的多种不同的Kvco值。
图6是本发明另一较佳实施例的一种反转迟滞元件的电路图。
300、300(1)、300(2)、300(3)反转迟滞元件302反转部304迟滞控制部306输入端308补数输入端310输出端312补数输出端314第一电流源316第二电流源318、320阻抗元件 340、342晶体管322、324、326、328、330及332晶体管350节点 400振荡器600反转迟滞元件 602反转部604迟滞控制部618、620阻抗元件622、624、626、628、630及632晶体管640、642晶体管 VDD供应电压具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的具有改良的参数变异耐受度的振荡器及其反转迟滞元件具体实施方式
、结构、特征及其功效，详细说明如后。
图3是本发明较佳实施例的一种反转迟滞元件(inverting delaycomponent)的电路图。请参阅图3所示，此反转迟滞元件300包括一反转部302及一迟滞控制部304。
此反转部302包括一输入端306、一补数输入端308、一输出端310及一补数输出端312，其中输入端306是接收一输入讯号，而补数输入端308是接收此输入讯号的一补数(complement)，且输出端310是提供一输出讯号，且补数输出端312是提供此输出讯号的一补数。此反转部302是可执行一反转功能，使得此输出讯号为此输入讯号的补数的反转版本(invertedversion)以及此输出讯号的补数为输入讯号的反转版本。
在一实施例中，反转部302包括六个晶体管322、324、326、328、330及332(在一实施例中，每一晶体管为P型的金氧半导体场效晶体管(metal-oxide-semiconductor field effect transistor，MOSFET))。晶体管322及328是一输入晶体管(input transistors)，以分别接收来自于输入端306、308的输入讯号。较特殊的是，电晶体322具有一闸极端(gateterminal)、一源极端(source terminal)及一汲极端(drain terminal)，其中闸极端是与输入端306电性连接，以接收输入讯号，源极端是与一节点350电性连接(如图3的电路所示)而耦接于一供应电压(supplyvoltage)VDD，且一汲极端是耦接于补数输出端312。同样地，晶体管328亦具有一闸极端、一源极端以及一汲极端，其中闸极端是与补数输入端308电性连接，以接收一补数输入讯号，而源极端是与一节点350电性连接，且一汲极端是耦接于输出端310。
两中间晶体管324及326是相互跨越耦接(cross-coupled)而形成一锁存器(latch)。在一实施例中，这些晶体管324及326是提供此反转部302的反转作动。藉由此跨越耦接的方式，每一晶体管324及326的闸极端是耦接于其他晶体管的汲极端。因此，晶体管324的闸极端是耦接于电极体326的汲极端(其依序耦接于输出端310)，而晶体管324的源极端是耦接于节点350，且晶体管324的汲极端是耦接于补数输出端312。此外，晶体管326的闸极端是耦接于电极体324的汲极端(其依序耦接于补数输出端312)，而晶体管326的源极端是耦接于节点350，且晶体管326的汲极端是耦接于输出端310。
藉由晶体管330及332，可控制在锁存器(latch)之间的电压摆荡(voltage swing)(在一实施例中，在控制下，此电压几乎于一常数)。在一实施例中，晶体管330及332是彼此电性耦接以分别作为一有效负载装置(active load device)。更特殊的是，晶体管330的闸极端是与其汲极端耦接，以形成二极体型式的有效负载装置，而晶体管330的源极端更耦接于节点350。同样地，电晶体332的闸极端是耦接于其汲极端，以形成二极体型式的有效负载装置，且晶体管332的源极端更耦接于节点350。
如图3所示，晶体管322、324及330的汲极端是皆耦接于补数输出端312。同样地，晶体管326、328及332的汲极端是皆耦接于输出端310。晶体管322、324、330以及晶体管326、328、332是以如图3所示的方式耦接并交互作用而产生一反转(inverting)功能。在一实施例中，输出端310所提供的讯号为补数输入端308所接收的讯号的一反转版本(invertedversion)，且补数输出端312所提供的讯号为输入端306所接收的讯号的反转版本。
迟滞控制部304是耦接于输出端310以及补数输出端312，以接收这些端点的讯号。该迟滞控制部304可以决定整个反转迟滞元件300的迟延(delay)，其中一控制讯号是可控制此迟延。
在一实施例中，迟滞控制部304包括一第一电流源(currentsource)314与一第二电流源316，其中第一电流源314是耦接于补数输出端312，且第二电流源316是耦接于输出端310。在一实施例中，第一电流源314为一晶体管340的型式(在一实施例中，为一N型的金氧半导体场效晶体管(MOSFET))。晶体管340具有一闸极端、一汲极端及一源极端，其中闸极端是接收此控制讯号，而汲极端是耦接于补数输出端312。在一实施例中，第二电流源316为一晶体管342的型式(在一实施例中，为一N型的金氧半导体场效晶体管(MOSFET))。晶体管342具有一闸极端、一汲极端及一源极端，其中闸极端是接收此控制讯号，而汲极端是耦接于输出端310。控制讯号是控制由每一电流源314及316所产生的电流量，其依序决定由迟滞控制部304所施加的迟延。每一电流源314及316具有一彼此相互关连的阻抗，换言之，即第一电流源314具有一第一阻抗且第二电流源316具有一第二阻抗。
在一实施例中，每一电流源314以及316具有一阻抗元件。较特殊的是，阻抗元件318是耦接于晶体管340的源极端，且阻抗元件320是耦接于晶体管342的源极端。在一实施例中，阻抗元件318及320为电阻器等型式。阻抗元件318及320将可显著地增加电流源314及316的输出阻抗(此现象称为讯源退化(source degeneration))。较特殊的是，检视晶体管340的汲极端，第一电流源314的输出阻抗是大于第一电流源314的第一阻抗(在一实施例中，第一电流源314的输出阻抗是大于第一电流源314的第一阻抗的好几倍)。同样地，检视晶体管342的汲极端，第二电流源316的输出阻抗是大于第二电流源316的第二阻抗(在一实施例中，第二电流源316的输出阻抗是大于第二电流源316的第二阻抗的好几倍)。因此，相较于电流源314及316的一般的输出阻抗，阻抗元件318及320将可让电流源314及316呈现出较高的输出阻抗，其重要性将详述如下。
如图3所示的多个反转迟滞元件300可串联地耦接于一闭回路(closeloop)中，以形成一振荡器。举例而言，如图4所示的振荡器400，其由三个反转迟滞元件300所构成，当然本发明的振荡器400亦可以由任何整数n的反转迟滞元件300所构成，只要n为比1大的奇数即可。
请参阅图4所示，每一反转迟滞元件300具有(1)一输入端、(2)一补数输入端、(3)一补数输出端、(4)一输出端，其中(1)输入端是耦接于一前导的(preceding)反转迟滞元件300的补数输出端。(2)补数输入端是耦接于此前导的反转迟滞元件300的输出端，而(3)补数输出端是耦接于此前导的反转迟滞元件300的输入端，且(4)输出端是耦接于此后续的(succeeding)反转迟滞元件300的补数输入端。由于这些反转迟滞元件300是以一闭回路的方式耦接在一起，因此最后的反转迟滞元件300(3)是作为第一反转迟滞元件300(1)的前导的反转迟滞元件，且第一反转迟滞元件300(1)是作为最后的反转迟滞元件300(3)的后续的反转迟滞元件。
每一反转迟滞元件300是耦接在一起，以接收一控制讯号。此控制讯号是控制每一反转迟滞元件300的迟延(delay)。藉由控制此迟延，将可控制振荡器400的输出讯号频率。
请参阅图3所示，阻抗元件318及320可让电流源314及316产生较高的输出阻抗。值得注意的是，这些增加的输出阻抗将使得振荡器400对于其组成元件(例如为晶体管322、324、326、328、330、332、340及342)的参数变异具有更大的耐受度。
此增加的耐受度的结果是绘示于图5，其为本发明一振荡器400的三条定性的(qualitative)输出频率值/控制电压值的关系图。请参阅图5所示，KVCO1的图形显示在最差情况下的Kvco值(亦就是当此振荡器400的多个元件符合最低规格时)，而KVCO3的图形显示在最佳情况下的Kvco值(亦即当此振荡器400的多个元件符合最高规格时)，且KVCO2的图形显示在一般情况下的Kvco值。
请同时参阅并比较图5及图2所示，将可观察出下列几点不同处。首先，就在最差情况下与最佳状况下的Kvco值的图形而言，图5的变异显著地比图2的变异更小。因此，相较于现有习知的振荡器，图4的振荡器400将具有较高的元件参数变异的耐受度。此外，图5的在最差状况下的KVCO1图形的斜率是明显地小于图2的在最差状况下的KVCO1图形的斜率。因此，相较于现有习知的振荡器，图4的振荡器400的输出讯号的颤动(jitter)程度将会更小。
请参阅图3所示，阻抗元件318及320不仅可以为电阻器等型式，亦可为其他型式的元件。具例而言，亦可以加偏压于晶体管，使得此晶体管可当作电阻器来使用。因此，任何功能如电阻器的元件皆可作为阻抗元件318及320以达成本发明的目的。
另外，如图3所示，反转部302的晶体管322、324、326、328、330及332为P型晶体管，且迟滞控制部304的晶体管340及342为N型晶体管。当然，反转部的晶体管亦可以为N型晶体管，且迟滞控制部的晶体管亦可以为P型晶体管，以下则为此例子的一实施例。请参阅图6所示，反转迟滞元件600包括一反转部602及一迟滞控制部604，其中反转部602的多个晶体管622、624、626、628、630及632皆为N型晶体管，而迟滞控制部604的多个晶体管640及642为P型晶体管，皆包含在本发明所欲保护的范围内。
综上所述，由于本发明的反转迟滞元件与振荡器的电流源的输出阻抗较高，故振荡器将具有较高的参数变异耐受度，故可有效地减少振荡器在输出时所产生的颤动(jitter)程度。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种反转迟滞元件，其特征在于其包括一反转部，具有一输入端，以接收一输入讯号；一补数输入端，以接收该输入讯号的一补数；一输出端，以提供一输出讯号；以及一补数输出端，以提供该输出讯号的一补数，其中该反转部可执行一反转功能(inverting function)，使得该输出讯号为该输入讯号的该补数的一反转版本(inverted version)，且该输出讯号的该补数为该输入讯号的一反转版本；以及一迟滞控制部，包括一第一电流源，具有一第一阻抗，而该第一电流源是耦接于该补数输出端，以及耦接至接收一控制讯号；一第一阻抗元件，是耦接于该第一电流源，而该第一阻抗元件可让该第一电流源产生一第一输出阻抗，其中该第一输出阻抗是远大于该第一阻抗；一第二电流源，具有一第二阻抗，而该第二电流源是耦接于该输出端，以及耦接至接收该控制讯号；以及一第二阻抗元件，是耦接于该第二电流源，而该第二阻抗元件可让该第二电流源产生一第二输出阻抗，其中该第二输出阻抗是远大于该第二阻抗。
2.根据权利要求1所述的反转迟滞元件，其特征在于其中所述的第一电流源包括一第一晶体管，而该第一晶体管包括一汲极端，耦接于该补数输出端；一闸极端，以接收该控制讯号；以及一源极端，耦接于该第一阻抗元件。
3.根据权利要求2所述的反转迟滞元件，其特征在于其中所述的第二电流源包括一第二晶体管，而该第二晶体管包括一汲极端，耦接于该输出端；一闸极端，以接收该控制讯号；以及一源极端，耦接于该第二阻抗元件。
4.根据权利要求3所述的反转迟滞元件，其特征在于其中所述的第一阻抗元件包括一第一电阻器，且该第二阻抗元件包括一第二电阻器。
5.根据权利要求3所述的反转迟滞元件，其特征在于其中所述的第一阻抗元件包括一第三晶体管，当施加偏压于该第三晶体管时，此时该第三晶体管可当作一电阻器来使用，且该第二阻抗元件包括一第四晶体管，当施加偏压于该第四晶体管时，此时该第四晶体管可当作一电阻器来使用。
6.根据权利要求1所述的反转迟滞元件，其特征在于其中所述的反转部包括一第一晶体管，具有一闸极端，耦接于该输入端；一汲极端，耦接于该补数输出端；以及一源极端，耦接于一第一节点；一第二晶体管，具有一闸极端，耦接于该补数输入端；一汲极端，耦接于该输出端；以及一源极端，耦接于该第一节点；一第三晶体管，具有一闸极端，耦接于该输出端；一汲极端，耦接于该补数输出端；以及一源极端，耦接于该第一节点；以及一第四晶体管，具有一闸极端，耦接于该补数输出端；一汲极端，耦接于该输出端；以及一源极端，耦接于该第一节点。
7.根据权利要求6所述的反转迟滞元件，其特征在于其中所述的反转部更包括一第五晶体管，具有一闸极端，耦接于该补数输出端；一汲极端，耦接于该补数输出端；以及一源极端，耦接于该第一节点；以及一第六晶体管，具有一闸极端，耦接于该输出端；一汲极端，耦接于该输出端；以及一源极端，耦接于该第一节点。
8.根据权利要求7所述的反转迟滞元件，其特征在于其中所述的第一电流源包括一第七晶体管，具有一汲极端、一闸极端与一源极端，其中该汲极端是耦接于该补数输出端，而该闸极端是用以接收该控制讯号，且该源极端是耦接于该第一阻抗元件，以及该第二电流源包括一第八晶体管，具有一汲极端、一闸极端与一源极端，其中该汲极端是耦接于该输出端，而该闸极端是用以接收该控制讯号，且该源极端是耦接于该第二阻抗元件。
9.根据权利要求8所述的反转迟滞元件，其特征在于其中所述的第一阻抗元件包括一第一电阻器，且该第二阻抗元件包括一第二电阻器。
10.根据权利要求8所述的反转迟滞元件，其特征在于其中所述的第一阻抗元件包括一第九晶体管，当施加偏压于该第九晶体管时，此时该第九晶体管可当作一电阻器来使用，且该第二阻抗元件包括一第十晶体管，当施加偏压于该第十晶体管时，此时该第十晶体管可当作一电阻器来使用。
11.一种具有改良的参数变异耐受度的振荡器，其特征在于其包括一n个数目的反转迟滞元件，是串联地耦接以形成一闭回路(closeloop)，其中n为比1大的一奇数，而每一该些反转迟滞元件包括一反转部，具有一输入端，以接收一输入讯号；一补数输入端，以接收该输入讯号的一补数；一输出端，以提供一输出讯号；以及一补数输出端，以提供该输出讯号的一补数，其中该反转部可执行一反转功能(inverting function)，使得该输出讯号为该输入讯号的该补数的一反转版本(inverted version)，且该输出讯号的该补数为该输入讯号的一反转版本；以及一迟滞控制部，包括一第一电流源，具有一第一阻抗，而该第一电流源是耦接于该补数输出端，以及耦接至接收一控制讯号；一第一阻抗元件，是耦接于该第一电流源，而该第一阻抗元件可让该第一电流源产生一第一输出阻抗，其中该第一输出阻抗是远大于该第一阻抗；一第二电流源，具有一第二阻抗，而该第二电流源是耦接于该输出端，以及耦接至接收该控制讯号；以及一第二阻抗元件，是耦接于该第二电流源，而该第二阻抗元件可让该第二电流源产生一第二输出阻抗，其中该第二输出阻抗是远大于该第二阻抗，而该输入端与该补数输入端是分别地耦接于一前导(preceding)反转迟滞元件的一补数输出端与一输出端，其中该输出端与该补数输出端是分别地耦接于一后续(succeeding)反转迟滞元件的一补数输入端与一输入端。
全文摘要
本发明是关于一种具有改良的参数变异耐受度的振荡器及其反转迟滞元件，可让振荡器具有较高的参数变异耐受度，使得当振荡器在最差情况(亦就是当此振荡器的多个元件符合最低规格时)与最佳状况(亦就是当此振荡器的多个元件符合最高规格时)之间时，此时振荡器的Kvco值的变化甚小。换言之，本发明的振荡器是在最差情况下的Kvco值，将显著地小于现有习知的振荡器，因此，可有效地减少振荡器在输出时所产生的颤动(jitter)程度，而设计出低颤动(low－jitter)的振荡器。
文档编号H03L7/099GK1601906SQ200410090398
公开日2005年3月30日 申请日期2004年11月12日 优先权日2004年3月30日
发明者梭作卢林, 隋彧文 申请人:威盛电子股份有限公司