专利名称：串联重叠频域数字滤波器阵列的制作方法
技术领域：
本发明涉及一种数字电子设备中广泛应用的滤波器阵列，特别涉及一种由带延迟窗重叠频域数字滤波器串联形成的阵列。
背景技术：
目前，FIR滤波器是数字信号处理中应用非常广泛的一种有限冲击响应滤波器，设计简单，但滤波器的过渡带宽度和带内波纹相互矛盾，在阶数一定的情况下，改善其中任何一项都会引起另一项指标降低。为了改善整体性能，往往通过增加滤波器阶数来实现。例如平滑滤波是数字滤波方法中较早采用的方法，其原理是利用一平滑方程对信号进行滑动平均得到输出。其实质是信号通过一个低通滤波器处理，该滤波器通频带较窄，信号衰减较大。基于小波变换的信号除噪算法，这些算法利用信号和噪声在小波变换域的明显不同特性，采用阈值滤波法得到高信噪比的信号。这种方法在处理时强时弱的信号时阈值比较难于确定，消噪效果就不理想。图象内插，频谱分析，信号滤波等数字信号处理应用中，传统方法应用虽然都可以得到一定的效果，但物理意义却不明显。这样，电路中使用的器件数和复杂度就会增加，成本相应上升。本申请人已在申请的中国专利200420029635.6、200420029634.1、200420029633.7中公开了带延迟窗的重叠频域数字滤波器，在一定程度上解决了滤波器衰减小和过渡带宽的问题，但在某些应用中仍不能完全达到实际要求。
发明内容
本发明的目的在于克服上述不足之处，将通带和阻带内波纹数目降至更低；并降低波纹幅度，减少频谱渗漏；减少旁瓣干扰，增强谱分解能力；在同样阶数的条件下得到很窄的过度带宽度，减少频谱遗漏，从而提供一种改善滤波器内在性能的串联重叠频域数字滤波器阵列。
为实现上述目的本发明所采用的技术方案是一种串联重叠频域数字滤波器阵列，其特征在于由N个带延迟窗的重叠频域数字滤波器单元串联组成；其中第i阶单元成为第i+1阶单元的前继，第i+1阶单元成为第i阶单元的后续；前继是后续的直接输入，或者经过线性放大器处理后的输入；每个单元有各自的延迟Di，延迟时间可以相同也可以不同，任何时刻的输入x(n)经过阵列的总体延迟 处理后得到对应的输出；每个单元有各自的传输特性Hi，阵列的总体传输特性是各个传输特性的乘积。
所述N个重叠频域数字滤波器单元可以集成在一个芯片中。
所述每个重叠频域数字滤波器单元延迟窗由无窗、单窗或中心对称时间窗卷积生成。
所述对经过N个串联重叠频域数字滤波器单元的处理方法称为重叠串行处理并简记为S-O。
所述N个重叠频域数字滤波器单元可以集成在一个芯片中SFSO，芯片有1个信号输入PIN，N个信号输出PIN，一个同步控制PIN用于对称延迟窗的生成，并有时钟控制PIN且有Nmax{Mi}个控制窗单元序列的寄存器单元。
所述各单元传输特性组成的传输特性阵列可以单独集成在一个模块中实现，控制每个单元传输特性的信号包括一个表征滤波器类别的PIN，一个表征滤波器特性的PIN，一个表征滤波器阶数的PIN。
本发明的有益效果是由于采用串联结构，它所具有的重要特性是在过渡带宽度没有改变的情况下，阻带最小衰减比非阵列重叠数字滤波器的最小衰减得到较大改善，改善的幅度正比于滤波器阶数，并且在同一信号输入的情况下，可以同时并行得到N路输出，方便用户根据需要进行选择。
图1是3阶串联无窗重叠频域数字滤波器阵列结构示意图；图2是单阶重叠频域数字滤波器特性；图3是3阶串联重叠频域数字滤波器阵列特性；图4是3阶串联单窗重叠频域数字滤波器阵列结构示意图；图5是单阶单窗重叠频域数字滤波器特性；图6是3阶串联单窗重叠频域数字滤波器阵列特性；
图7是3阶串联双窗重叠频域数字滤波器阵列结构示意图；图8是单阶双窗重叠频域数字滤波器特性；图9是3阶串联双窗重叠频域数字滤波器阵列特性；图中Z-1是延迟单元，是乘法单元，是加法单元，Hi，j，i＝0，1，2；j＝0，1，2，3；是第i单元的传输特性。
具体实施例方式
以下结合附图和较佳实施例，对依据本发明提供的具体实施方式
、结构、特征详述如下参见图1至图9，一种串联重叠频域数字滤波器阵列，其特征在于由N个带延迟窗的重叠频域数字滤波器单元串联组成；输入为1，输出为N；其中第i阶单元成为第i+1阶单元的前继，第i+1阶单元成为第i阶单元的后续；前继是后续的直接输入，或者经过线性放大器处理后的输入；每个单元有各自的延迟Di，延迟时间可以相同也可以不同，任何时刻的输入x(n)经过阵列的总体延迟 处理后得到对应的输出；每个单元有各自的传输特性Hi，阵列的总体传输特性是各个传输特性的乘积。每个单元由加法器、乘法器、延迟单元、DFT变换单元和延迟窗组成的重叠频域数字滤波器。Hi是系统传输特性，可根据需要分别设置为0或1以决定需要的信号频率成分及不需要的部分，滤波器的分辨率由单元阶数M来决定。
串联重叠频域数字滤波器阵列，N个重叠频域数字滤波器单元可以集成在一个芯片SFSO中。
串联重叠频域数字滤波器阵列中的单元，可以是无窗、单窗或双窗重叠数字数字滤波器。对于带延迟窗重叠频域数字滤波器输入信号要先进行延迟窗和间隔N点相加单元处理，且延迟窗可以改变。理论和实验可以证明，为保持滤波器线性特性，要求延迟窗由两个相同的中心对称的三角窗卷积生成。
为保持最小的均方误差，延迟窗单元是中心对称的类余弦窗。
芯片SFSO有1个信号输入PIN，N个信号输出PIN，一个同步控制PIN用于对称延迟窗的生成，并有时钟控制PIN且有Nmax{Mi}个控制窗单元序列的寄存器单元。
各单元传输特性组成的传输特性阵列可以单独集成在一个模块中实现，控制每个单元传输特性的信号包括一个表征滤波器类别的PIN，一个表征滤波器特性的PIN，一个表征滤波器阶数的PIN。
理论和实验证明，为了保持滤波器的线性性和最小误差，系统各单元应该具有相同的延迟窗结构。对图7中的延迟窗应由两个相同的中心对称三角窗卷积生成，延迟窗关于中心对称，延迟窗的形状应为类余弦形状。系统的实现可以用一片芯片完成，包含两个模块N个串联单元集成在模块SFSO中，模块有1个输入和N个输出；集成H单元处理，用于控制每个单元滤波器类别，滤波器特性和滤波器阶数；并带有用于扩展功能的接口。
由于初始状态各个延迟单元的值为零，所以从系统运行开始到第NM-2系统单位时间得到的NM-2输出都会不准确，因此应舍去不用。从第NM-1时刻开始，系统将产生正确的输出。直到最后NM个数据时，又会产生不正确输出。为减少边界误差，应采用偶对称的方式来进行延迟单元的初始化。
由图3、图6和图9特性可以看出，串联重叠频域数字滤波器阵列带内的波纹明显减少，从而降低了频率遗漏，波纹主要集中在过渡带边缘，且阻带衰减幅度明显降低，降低的幅度正比于滤波器阶数，在过渡带宽度没有改变的情况下得到更好的陡峭性。
串联重叠频域数字滤波器阵列在对需要实时切换或改变滤波器频率响应的场合，例如频率自适应滤波，自适应图象隐错等方面有重要意义。在信号内插、数据压缩和除噪等领域都有良好的应用前景。例如(1)图像内插可以证明重叠法比非重叠法恢复的亚奈采样图象有更高的信噪比；带窗模板的特性优于无窗模板；当图象的高频成分较少时，利用重叠法模板可以很好地恢复图象，图象信噪比提高近10dB；当高频成分丰富时，恢复得到的图象信噪比较低，但利用加窗模板使得结果得到改善。
(2)频谱分析传统加窗谱分析中只有矩形窗可以分辨出两个频率正弦信号，而S-O方法可以做分辨，尽管幅度估计误差都大于矩形加窗，但S-O方法得到的两谱几乎彻底分开而传统方法得到的两谱几乎不可以分开。另一方面，S-O方法得到的噪声谱的均值和方差都小于传统方法，因此降低了噪声的影响同时对噪声的谱也有了较好的估计。
(3)自适应信号处理串联重叠频域数字滤波器阵列是将串联重叠滤波思想和LMS算法相结合的S-O LMS算法。采用S-O LMS得到信号的稳态误差小于传统方法。
(4)信号滤波在传统频率域数字滤波器中，对长输入信号采用分段处理方式，即分段的输入产生分段的输出。这样处理的方法一般有两种重叠相加法和重叠保留法。由于信号的分段输入和输出，频域中的系数特性并不能表示系统的整体传输特性。物理意义的不明显很难根据要求设计所需的滤波器，而且在信号的分段处会出现较大的混叠失真，重叠保留法在一定意义上减小了这种误差，但要以消耗内存为代价。另一方面，信号分段长度的选择也必须兼顾计算量大小和处理效果两方面。本发明是一种新的可连续输入输出的频率域滤波器。
(5)在SCALER和DNIE中的应用在SCALER和DNIE中，滤波器得到广泛应用，如对数字图象的高低频分解，图象的自适应除噪，图象增强等对要设计滤波器的使用，因此采用串联重叠频域数字滤波器阵列代替传统的数字滤波器效果非常显著。
权利要求
1.一种串联重叠频域数字滤波器阵列，其特征在于由N个带延迟窗的重叠频域数字滤波器单元串联组成；其中第i阶单元成为第i+1阶单元的前继，第i+1阶单元成为第i阶单元的后续；前继是后续的直接输入，或者经过线性放大器处理后的输入；每个单元有各自的延迟Di，延迟时间可以相同也可以不同，任何时刻的输入x(n)经过阵列的总体延迟 处理后得到对应的输出；每个单元有各自的传输特性Hi，阵列的总体传输特性是各个传输特性的乘积。
2.根据权利要求1所述的串联重叠频域数字滤波器阵列，其特征在于所述N个重叠频域数字滤波器单元可以集成在一个芯片中。
3.根据权利要求1所述的串联重叠频域数字滤波器阵列，其特征在于所述每个重叠频域数字滤波器单元延迟窗由无窗、单窗或中心对称时间窗卷积生成。
4.根据权利要求1所述的串联重叠频域数字滤波器阵列，其特征在于所述对经过N个串联重叠频域数字滤波器单元的处理方法称为重叠串行处理并简记为S-O。
5.根据权利要求1所述的串联重叠频域数字滤波器阵列，其特征在于所述N个重叠频域数字滤波器单元可以集成在一个芯片中SFSO，芯片有1个信号输入PIN，N个信号输出PIN，一个同步控制PIN用于对称延迟窗的生成，并有时钟控制PIN且有Nmax{Mi}个控制窗单元序列的寄存器单元。
6.根据权利要求1或5所述的串联重叠频域数字滤波器阵列，其特征在于所述各单元传输特性组成的传输特性阵列可以单独集成在一个模块中实现，控制每个单元传输特性的信号包括一个表征滤波器类别的PIN，一个表征滤波器特性的PIN，一个表征滤波器阶数的PIN。
全文摘要
本发明提供了一种串联重叠频域数字滤波器阵列，其特征是由带延迟窗的重叠频域数字滤波器单元串联组成。信号输入并经过第一个滤波器单元后直接输出进入到第二个单元，由N个单元串联组成的阵列前一级的输出就成为其后继单元的直接输入。阵列的每一级单独构成重叠数字滤波器单元，每个单元由延迟单元、乘法器和加法器构成，系统的传输特性由每个子单元特性的乘积所决定。该滤波器可广泛应用于数字信号处理领域，尤其是在数字图象处理方面，可提供更为精确的频带划分。特别适用于数字电视中后处理单元，尤其对数字图象的边缘检测，频谱分析，数据压缩处理等方面效果非常显著。充分开发器件的高性能特性，从而可减少电路设计中器件的数量，简化电路。
文档编号H03H17/02GK1710809SQ20051001424
公开日2005年12月21日 申请日期2005年6月30日 优先权日2005年6月30日
发明者苏飞 申请人:天津通广三星电子有限公司