专利名称：噪声降低电路的制作方法
技术领域：
本发明涉及一种使含在信号中的噪声降低的噪声降低电路。
背景技术：
作为现有噪声降低电路，具有下述结构的噪声降低电路已经众所周知(参照吹拔敬彦，“图像的数字信号处理”，日刊工业新闻社，p.115(7.3.3图像的噪声抑制))。
图18(a)～图18(c)，是用以说明现有噪声抑制的基本原理的图。在将图18(a)所示的多个图像数据(例如电视信号)储存在图18(b)所示的帧存储器中，再求出n张帧的平均值的情况下，关于信号成份，若在帧与帧之间没有该信号成份的变化，便作为平均值输出原来的值。与此相对，关于噪声成份，可以认为各帧的相互间不相关，从而噪声的平均振幅衰减为1/n0.5，如图18(c)所示。
然而，在现有噪声抑制中，需要在噪声降低电路外部设置多个价格昂贵的帧存储器。
发明内容
本发明正是为解决所述问题而研究开发出来的。其目的在于提供一种能在未在外部设置价格昂贵的帧存储器的状态下进行噪声控制的噪声降低电路。
为了达成所述目的，本发明所涉及的第一噪声降低电路，包括多个电荷存储机构和多个开关机构；通过将基于包含噪声成份的信号的电荷量储存在所述多个电荷存储机构的每个中后，使所述多个开关机构导通，来使所述多个电荷存储机构互相并列连接，从而，输出与将储存在所述多个电荷存储机构的每个中的电荷量平均起来的电荷量相对应的信号。
根据第一噪声降低电路，关于信号成份，作为平均值输出原来的值；关于噪声成份，可以认为各电荷存储机构的相互间不相关，从而在电荷存储机构数量为n个的情况下，平均振幅衰减为1/n0.5。就是说，能在未设置外部存储器的状态下，使噪声成份减低。
最好是这样的，在第一噪声降低电路中，所述多个电荷存储机构，至少构成第一机构组和第二机构组；通过所述第一机构组输出与所述平均起来的电荷量所对应的信号，将基于该输出的信号的电荷量储存在所述第二机构组的一个电荷存储机构中。这么一来，就能够大幅度减少为得到一样的噪声降低效果所需要的电荷存储机构数量。
本发明所涉及的第二噪声降低电路，包括多个电荷存储机构和多个开关机构；通过将基于包含噪声成份的信号的电荷量储存在所述多个电荷存储机构的每个中后，使所述多个开关机构导通，来使所述多个电荷存储机构互相串联连接，从而，输出与将储存在所述多个电荷存储机构的每个中的电荷量加起来的电荷量相对应的信号。
根据第二噪声降低电路，在电荷存储机构数量为n个的情况下，信号成份被加起来，成为n倍的值。与此相对，关于噪声成份，可以认为各电荷存储机构的相互间不相关，从而即使被加起来，也仅为n0.5倍的值。就是说，能在未设置外部存储器的状态下，使噪声成份实质上减低。
最好是这样的，在第二噪声降低电路中，所述多个电荷存储机构，至少构成第一机构组和第二机构组；通过所述第一机构组输出与所述加起来的电荷量相对应的信号，将基于该输出的信号的电荷量储存在所述第二机构组的一个电荷存储机构中。这么一来，就能够大幅度减少为得到一样的噪声降低效果所需要的电荷存储机构数量。
最好是这样的，在第一或第二噪声降低电路中，在所述多个电荷存储机构的前级，设置有将所述包含噪声成份的信号放大的放大电路。这么一来，就能通过在输入侧减低热噪声的影响，来大幅度减低输入换算的噪声成份。
最好是这样的，在第一或第二噪声降低电路中，在所述多个电荷存储机构的前级，设置有利用两个信号的差分除去噪声的噪声消除电路。这么一来，就能大幅度减低含有固定图像噪声(因电路的偏差而产生的固定噪声)的噪声成份。
-发明的效果-根据本发明的噪声降低电路，能在未设置外部存储器，并且大幅度减少了在内部设置的电荷存储机构数量的状态下，大大减低含在信号中的噪声成份。
图1，是本发明的第一实施例所涉及的噪声降低电路的电路结构图。
图2，是表示本发明的第一实施例所涉及的噪声降低电路的工作情况的时序图。
图3，是本发明的第二实施例所涉及的噪声降低电路的电路结构图。
图4，是表示本发明的第二实施例所涉及的噪声降低电路的工作情况的时序图。
图5，是本发明的第三实施例所涉及的噪声降低电路的电路结构图。
图6，是表示本发明的第三实施例所涉及的噪声降低电路的工作情况的时序图。
图7，是本发明的第四实施例所涉及的噪声降低电路的电路结构图。
图8，是表示本发明的第四实施例所涉及的噪声降低电路的工作情况的时序图。
图9，是本发明的第五实施例所涉及的噪声降低电路(在第一实施例所涉及的噪声降低电路的前级设置了放大电路的噪声降低电路)的电路结构图。
图10，是本发明的第五实施例所涉及的噪声降低电路(在第二实施例所涉及的噪声降低电路的前级设置了放大电路的噪声降低电路)的电路结构图。
图11，是本发明的第五实施例所涉及的噪声降低电路(在第三实施例所涉及的噪声降低电路的前级设置了放大电路的噪声降低电路)的电路结构图。
图12，是本发明的第五实施例所涉及的噪声降低电路(在第四实施例所涉及的噪声降低电路的前级设置了放大电路的噪声降低电路)的电路结构图。
图13，是本发明的第六实施例所涉及的噪声降低电路(在第一实施例所涉及的噪声降低电路的前级设置了噪声消除电路的噪声降低电路)的电路结构图。
图14，是表示本发明的第六实施例所涉及的噪声降低电路的工作情况的时序图。
图15，是本发明的第六实施例所涉及的噪声降低电路(在第二实施例所涉及的噪声降低电路的前级设置了噪声消除电路的噪声降低电路)的电路结构图。
图16，是本发明的第六实施例所涉及的噪声降低电路(在第三实施例所涉及的噪声降低电路的前级设置了噪声消除电路的噪声降低电路)的电路结构图。
图17，是本发明的第六实施例所涉及的噪声降低电路(在第四实施例所涉及的噪声降低电路的前级设置了噪声消除电路的噪声降低电路)的电路结构图。
图18(a)～图18(c)，是用以说明现有噪声抑制的基本原理的图。
符号说明1-开关机构；2-电荷存储机构；3-开关机构；4-开关机构1的栅极端；5-信号线；6-开关机构3的栅极端；10-信号线5的信号；11-施加在开关机构3的栅极端6上的信号；12-施加在开关机构1a的栅极端4a上的信号；13-施加在开关机构1b的栅极端4b上的信号；14-施加在开关机构1c的栅极端4c上的信号；15-施加在开关机构1n的栅极端4n上的信号；21-开关机构；22-电荷存储机构；23-开关机构；24-开关机构21的栅极端；26-开关机构23的栅极端；30-施加在开关机构23的栅极端26上的信号；31-施加在开关机构21a的栅极端24a上的信号；32-施加在开关机构21b的栅极端24b上的信号；33-施加在开关机构21m的栅极端24m上的信号；35-开关机构；36-开关机构；37-开关机构36的栅极端；38-开关机构35的栅极端；39-施加在开关机构35的栅极端38上的信号；40-施加在开关机构36的栅极端37上的信号；41-开关机构；42-电荷存储机构；43-开关机构；44-开关机构41的栅极端；45-开关机构；46-开关机构；47-开关机构46的栅极端；48-开关机构45的栅极端；49-阻抗变换部；52-信号线；53-开关机构43的栅极端；60-施加在开关机构43的栅极端53上的信号；61-施加在开关机构45的栅极端48上的信号；62-施加在开关机构41a的栅极端44a上的信号；63-施加在开关机构41b的栅极端44b上的信号；64-施加在开关机构41m的栅极端44m上的信号；65-施加在开关机构46的栅极端47上的信号；70-放大电路；71-噪声降低电路的输入线；80-电荷存储机构；81-输入线；82-施加基准电压的端子；85-信号；86-在端子82上施加基准电压的信号。
具体实施例方式
(第一实施例)下面，参照
本发明的第一实施例所涉及的噪声降低电路。图1，表示本实施例的噪声降低电路的电路结构。在图1中，1为开关机构；2为电荷存储机构；3为开关机构；4为开关机构1的栅极端；5为信号线；6为开关机构3的栅极端。如图1所示，本实施例的噪声降低电路，以开关机构1、3以及电荷存储机构2作为一个单位，具有n个(所述各机构附有的符号a、b、c、...、n)该单位结构。具体而言，开关机构1a～1n的漏极连接在信号线5上；开关机构1a～1n的源极连接在所对应的电荷存储机构2a～2n的一个端子上。电荷存储机构2a～2n的另一个端子连接在GND(地线)上。开关机构1a～1n的栅极，连接在所对应的栅极端4a～4n上。开关机构3a～3n的漏极，连接在所对应的开关机构1a～1n与电荷存储机构2a～2n的连接点上；开关机构3a～3n的源极连接在GND上。开关机构3a～3n的栅极，连接在共用的栅极端6上。
下面，说明本实施例的噪声降低电路的工作情况。图2，表示使本实施例的噪声降低电路工作的时刻。在图2中，10为信号线5的信号；11为施加在开关机构3a～3n的栅极端6上的信号；12为施加在开关机构1a的栅极端4a上的信号；13为施加在开关机构1b的栅极端4b上的信号；14为施加在开关机构1c的栅极端4c上的信号；15为施加在开关机构1n的栅极端4n上的信号。
如图2所示，通过在时间t0内使开关机构3a～3n的栅极端6的信号11成为HIGH(高)，使开关机构3a～3n导通，来将电荷存储机构2a～2n的电荷放出，使所述电荷存储机构2a～2n成为空状态(使电荷存储机构2a～2n的存储电荷量成为0)。接着，在时间t1内的包含噪声的信号10输出到信号线5上的时间t内，使施加在开关机构1a的栅极端4a上的信号12成为HIGH。这样，开关机构1a就导通，基于输出到信号线5上的信号10的电荷量储存在电荷存储机构2a中。同样，在时间t2、t3、...tn中的每个时间内，在包含噪声的信号10被输出到信号线5上的时间t内，使分别施加在开关机构1b、1c、...1n的栅极端4b、4c、...4n中之一个栅极端上的信号13、14及15成为HIGH。这样，在时间t2、t3、...tn的各时间t内，开关机构1b、1c、...1n就导通，基于输出到信号线5上的信号10的电荷量储存在电荷存储机构2b、2c、...2n中。这时，储存在电荷存储机构2a、2b、2c...2n中的电荷量的值不变化，关于噪声，各电荷存储机构2的相互间不相关。
接着，在时间tn+1内，使施加在栅极端4a、4b、4c、...4n上的信号12、13、14及15成为HIGH的情况下，开关机构1a、1b、1c...1n导通，电荷存储机构2a、2b、2c...2n互相并列连接，使得储存在电荷存储机构2a、2b、2c...2n的每个中的电荷量被平均化，对应于该已平均化的电荷量的信号输出到信号线5上。这时，输出到信号线5上的信号的信号成份，是将电荷存储机构2a、2b、2c...2n的值平均化后的值，与原来的信号10的信号成份相比，没有变化。与此相对，关于输出到信号线5上的信号的噪声成份，因为对电荷存储机构2a、2b、2c...2n的值被求出均方根(例如设电荷存储机构2a、2b、2c...2n的各噪声成份为Na、Nb、Nc...Nn，输出到信号线5上的信号的噪声成份就为(1/n×((Na)2+(Nb)2+...+(Nn)2))0.5)，所以该噪声成份衰减为原来的信号10的噪声成份的1/n0.5倍(n为电荷存储机构2的数量)。就是说，信噪比实质上提高到n0.5倍。例如，在n＝100的情况下，信噪比提高到10倍。
如上所述，根据第一实施例，能在未设置外部存储器的状态下，使噪声成份减低。
(第二实施例)下面，参照
本发明的第二实施例所涉及的噪声降低电路。图3，表示本实施例的噪声降低电路的电路结构。补充说明一下，在本实施例中，因为图3所示的虚线部20具有与图1所示的第一实施例一样的结构，所以省略说明。另外，虚线部25，也具有与虚线部20一样的结构。具体而言，在图3中，21为开关机构；22为电荷存储机构；23为开关机构；24为开关机构21的栅极端；26为开关机构23的栅极端。如图3所示，虚线部25，以开关机构21、23以及电荷存储机构22作为一个单位，具有m个(所述各机构附有的符号a、b、c、...、m)该单位结构。与开关机构1a～1n的漏极一样，开关机构21a～21m的漏极共同连接在信号线5上；开关机构21a～21m的源极连接在所对应的电荷存储机构22a～22m的一个端子上。电荷存储机构22a～22m的另一个端子连接在GND上。开关机构21a～21m的栅极，连接在所对应的栅极端24a～24m上。开关机构23a～23m的漏极，连接在所对应的开关机构21a～21m与电荷存储机构22a～22m的连接点上；开关机构23a～23m的源极连接在GND上。开关机构23a～23m的栅极，连接在共用的栅极端26上。
下面，说明本实施例的噪声降低电路的工作情况。图4，表示使本实施例的噪声降低电路工作的时刻。在图4中，信号10～15与第一实施例的图2一样；30为施加在开关机构23a～23m的栅极端26上的信号；31为施加在开关机构21a的栅极端24a上的信号；32为施加在开关机构21b的栅极端24b上的信号；33为施加在开关机构21m的栅极端24m上的信号。在图4中，时间T1～Tm分别对应于图2的从t0到tn+1为止的时间，设为在从时间T1到时间Tm为止的那一段时间内，将图2中从t0到tn+1为止的那一段时间的工作反复地进行m次。
如图4所示，在本实施例中，首先通过在时间T1内的时间t0内使开关机构23a～23m的栅极端26的信号30成为HIGH，使开关机构23a～23m导通，来将电荷存储机构22a～22m的电荷放出，将所述电荷存储机构22a～22m初始化(使电荷存储机构22a～22m的存储电荷量成为0)。接着，从时间T1内的时间t1到时间T1内的时间tn为止，进行与第一实施例一样的工作。接着，在时间T1内的时间tn+1内，使施加在开关机构21a的栅极端24a上的信号31成为HIGH，使开关机构21a导通。因为在该时刻，开关机构1a、...1n也在导通，所以电荷存储机构2a、...2n和电荷存储机构22a互相并列连接。在此，假定各电荷存储机构2、22的电容值为一样的值即C，并且储存在各电荷存储机构2中的电荷量为Q，储存在电荷存储机构22a中的电荷量就为Q×(n/(n+1))，噪声成份衰减为原来的信号10的噪声成份的1/(n+1)0.5倍(n+1为电荷存储机构2、22a的合计数)。
接着，从时间T2到时间Tm为止，反复地进行与时间T1一样的工作。这样，在电荷存储机构22b、...22m中就分别储存了电荷量Q×(n/(n+1))，噪声成份衰减为1/(n+1)0.5倍，与上述一样。
之后，在时间Tm+1内，使施加在栅极端24a、...24m上的信号31、32及33成为HIGH的情况下，开关机构21a、..21m导通，电荷存储机构22a、...22m互相并列连接。在该时刻，储存在电荷存储机构22a、...22m的每个中的电荷量被平均化，对应于该已平均化的电荷量的信号输出到信号线5上。这时，输出到信号线5上的信号的值为Q/C×(n/(n+1))，其噪声成份衰减为1/((n+1)×m)o.5倍。例如在n＝10且m＝10的情况下，噪声减少为1/(110)0.5(＝约1/10.5)。
如上所述，为了使噪声减少为1/10，在第一实施例中所需要的电荷存储机构为100个，与此相对，在第二实施例中，电荷存储机构只要有20个(n＝10、m＝10)就可以。就是说，根据第二实施例，能大幅度减少为得到一样的噪声降低效果所需要的电荷存储机构数量。
(第三实施例)下面，参照
本发明的第三实施例所涉及的噪声降低电路。图5，表示本实施例的噪声降低电路的电路结构。在图5中，1～6与第一实施例的图1一样(关于与第一实施例一样的电路结构，省略说明)，35和36为开关机构；37为开关机构36的栅极端；38为开关机构35的栅极端。如图5所示，开关机构35b、...35n连接在电荷存储机构2b、...2n与GND之间；开关机构35b、...35n的各栅极，共同连接在栅极端38上。不过，电荷存储机构2a中与开关机构1a相反的那一侧的端子，总是连接在GND上。开关机构36a、36b、...36n-1，分别连接在电荷存储机构2a与2b之间、2b与2c之间、...2n-1与2n之间中之一个位置上。开关机构36a、36b、...36n-1的各栅极，共同连接在栅极端37上。具体而言，开关机构36a的漏极连接在电荷存储机构2a与开关机构1a的连接点上；开关机构36a的源极连接在电荷存储机构2b与开关机构35b的连接点上。同样，开关机构36b、...36n-1的漏极连接在电荷存储机构2b、...2n-1与开关机构1b、...1n-1的连接点上；开关机构36b、...36n-1的源极连接在电荷存储机构2c、...2n与开关机构35c、...35n的连接点上。
下面，说明本实施例的噪声降低电路的工作情况。图6，表示使本实施例的噪声降低电路工作的时刻。在图6中，信号10～15、时间t0～tn+1，与第一实施例的图2一样；39为施加在开关机构35b、...35n的栅极端38上的信号；40为施加在开关机构36a、...36n-1的栅极端37上的信号。
如图6所示，在本实施例中，在从时间t0到时间tn为止的那一段时间内，基于输出到信号线5上的信号10的电荷量储存在电荷存储机构2a、2b、...2n中，与第一实施例一样。这时，储存在电荷存储机构2a、2b、2c、...2n中的电荷量(Q)的值不变化，关于噪声，各电荷存储机构2的相互间不相关。
接着，在时间tn+1内，在使施加在开关机构3a～3n的栅极端6上的信号11、施加在栅极端4a～4n上的信号12～15、以及施加在开关机构35b～35n的栅极端38上的信号39成为LOW(低)，并且使施加在开关机构36a～36n-1的栅极端37上的信号40成为HIGH的情况下，开关机构36a～36n-1导通，电荷存储机构2a～2n串联连接。就是说，如在图5中用粗虚线所示，n个电荷存储机构2在GND与点A之间串联连接。这时，假定各电荷存储机构2的电容值为一样的值即C，并且储存在各电荷存储机构2中的电荷量为Q，在点A上的输出就为(Q/C×n)，即原来的信号10的n倍，而噪声成份为原来的信号10的噪声成份的n0.5倍。因此，信噪比提高到n/n0.5＝n0.5倍。
如上所述，根据第三实施例，能在未设置外部存储器的状态下，使噪声成份实质上减低。
(第四实施例)下面，参照
本发明的第四实施例所涉及的噪声降低电路。图7，表示本实施例的噪声降低电路的电路结构。补充说明一下，在本实施例中，因为图7所示的虚线部50具有与图5所示的第三实施例一样的结构，所以省略说明。另外，虚线部51，也具有与虚线部50一样的结构。具体而言，在图7中，41、43、45及46为开关机构；42为电荷存储机构；44为开关机构41的栅极端；47为开关机构46的栅极端；48为开关机构45的栅极端；49为阻抗变换部；52为信号线；53为开关机构43的栅极端。如图7所示，虚线部51，以开关机构41、43以及电荷存储机构42作为一个单位，具有m个(所述各机构附有的符号a、b、c、...、m)该单位结构。开关机构41a～41m的漏极，共同连接在信号线52上；开关机构41a～41m的源极，连接在所对应的电荷存储机构42a～42m的一个端子上。开关机构41a～41m的栅极，连接在所对应的栅极端44a～44m上。开关机构43a～43m的漏极，连接在所对应的开关机构41a～41m与电荷存储机构42a～42m的连接点上；开关机构43a～43m的源极连接在GND上。开关机构43a～43m的栅极，连接在共用的栅极端53上。开关机构45b～45m，连接在所对应的电荷存储机构42b～42m的另一个端子与GND之间；开关机构45b～45m的各栅极，共同连接在栅极端48上。不过，电荷存储机构42a的另一个端子(与开关机构41a相反的那一侧的端子)，总是连接在GND上。开关机构46a、46b、...46m-1，分别连接在电荷存储机构42a与42b之间、42b与42c之间、...42m-1与42m之间中之一个位置上。开关机构46a、46b、...46m-1的各栅极，共同连接在栅极端47上。具体而言，开关机构46a的漏极连接在电荷存储机构42a与开关机构41a的连接点上；开关机构46a的源极连接在电荷存储机构42b与开关机构45b的连接点上。同样，开关机构46b、...46m-1的漏极连接在电荷存储机构42b、...42m-1与开关机构41b、...41m-1的连接点上；开关机构46b、...46m-1的源极，连接在电荷存储机构42c、...42n与开关机构45c、...45m的连接点上。补充说明一下，信号线5和信号线52，通过阻抗变换部49连接起来。具体而言，阻抗变换部49的输入部连接在信号线5上；阻抗变换部49的输出部连接在信号线52上。
下面，说明本实施例的噪声降低电路的工作情况。图8，表示使本实施例的噪声降低电路工作的时刻。在图8中，信号10～15、39、40，与第三实施例的图6一样；60为施加在开关机构43a～43m的栅极端53上的信号；61为施加在开关机构45a～45m的栅极端48上的信号；62为施加在开关机构41a的栅极端44a上的信号；63为施加在开关机构41b的栅极端44b上的信号；64为施加在开关机构41m的栅极端44m上的信号；65为施加在开关机构46a、...46m-1的栅极端47上的信号。在图8中，时间T1～Tm分别对应于图6的从t0到tn+1为止的时间，设为在从时间T1到时间Tm为止的那一段时间内，将图6中从t0到tn+1为止的那一段时间的工作反复地进行m次。
如图8所示，在本实施例中，首先通过在时间T1内的时间t0内使开关机构43a～43m的栅极端53的信号60成为HIGH，使开关机构43a～43m导通，来将电荷存储机构42a～42m的电荷放出，将所述电荷存储机构42a～42m初始化(使电荷存储机构42a～42m的存储电荷量成为0)。接着，从时间T1内的时间t1到时间T1内的时间tn为止，进行与第三实施例一样的工作。接着，在时间T1内的时间tn+1的时刻，在使施加在开关机构3a～3n的栅极端6上的信号11、施加在除了栅极端4n的其他栅极端4a～4n-1上的信号(12～14)、以及施加在开关机构35b～35n的栅极端38上的信号39成为LOW，并且使开关机构36a～36n-1的栅极端37的信号40成为HIGH的情况下，开关机构36a～36n-1导通，电荷存储机构2a～2n串联连接。这时，如果让施加在栅极端4n上的信号15成为HIGH，开关机构1n就导通，点A的输出(参照第三实施例)传过信号线5输入到阻抗变换部49中，该输出还传到信号线52中。这时，如果使施加在开关机构41a的栅极端44a上的信号62成为HIGH，开关机构41a就导通，来自阻抗变换部49的输出经过信号线52传到电荷存储机构42a中。就是说，对应于在点A上的输出(Q/C×n)的电荷量储存在电荷存储机构42a中。补充说明一下，该电荷量中的噪声成份，为原来的信号10的噪声成份的n0.5倍。
接着，从时间T2到时间Tm为止，反复地进行与时间T1一样的工作。这样，在电荷存储机构42b、...42m中就分别储存了电荷量(Q/C×n)。补充说明一下，该各电荷量中的噪声成份，为原来的信号10的噪声成份的n0.5倍。
之后，在时间Tm+1内，在使开关机构45a～45m的栅极端48的信号61成为LOW，并且使开关机构46a～46m-1的栅极端47的信号65成为HIGH的情况下，开关机构46a～46m-1导通，电荷存储机构42a～42m互相串联连接。就是说，如在图7中用粗虚线所示，m个电荷存储机构42在GND与点B之间串联连接。这时，在点B上的输出为(Q/C×n×m)，即原来的信号10的n×m倍，而噪声成份为原来的信号10的噪声成份的(n×m)0.5倍。因此，信噪比提高到(n×m)/(n×m)0.5＝(n×m)0.5倍。
如上所述，为了使信噪比提高到10倍，在第三实施例中所需要的电荷存储机构为100个，与此相对，在第四实施例中，电荷存储机构只要有20个(n＝10、m＝10)就可以。就是说，根据第四实施例，能大幅度减少为得到一样的噪声降低效果所需要的电荷存储机构数量。
(第五实施例)下面，参照
本发明的第五实施例所涉及的噪声降低电路。图9，表示本实施例的噪声降低电路的电路结构。补充说明一下，在图9中，用相同的符号表示与图1所示的第一实施例一样的结构因素，说明就省略不提了。如图9所示，本实施例与图1所示的第一实施例不同之处，是信号线5连接在放大电路70的输入部上，放大电路70的输出部连接在噪声降低电路的输入线71上。换句话说，在本实施例中，在电荷存储机构2a～2n的前级设置有将包含噪声成份的信号放大的放大电路70。
在第一实施例的情况下，如果使开关机构1或3工作，就产生热噪声，以致对应于该热噪声的电荷量加在电荷存储机构2中。例如设电荷存储机构2的电容值为1pF，热噪声的值就约为65μV。因此，在第一实施例的情况下，通过三次开关工作，即通过让开关机构3工作的初始化时、以及让开关机构1工作的电荷存储时及电荷平均化时的开关工作，对应于共计112μV(≈(65×65+65×65+65×65)0.5)的热噪声的电荷量加在电荷存储机构2中。在使用了100个电荷存储机构2的噪声降低电路中，作为减低化后的热噪声值又增加了约11.2μV的噪声。
下面，说明具体计算例子。例如在设信号线5的信号10中的信号成份为100μV、噪声成份为10μV，并且设放大电路70的增益为100的情况下，在信号线5上的信噪比为10。在如第一实施例那样，未设置放大电路70的情况下，电荷平均化后的S(信号成份下同)不变，为100μV；N(噪声成份下同)为(10μV+热噪声112μV)的1/1000.5，即12.2μV。信噪比(S/N)为100/12.2＝8.2。
与此相对，在如本实施例那样，设置有放大电路70的情况下，S＝10000μV、N＝1000μV的信号从放大电路70施加在输入线71上。这时，电荷平均化后的S不变，为10000μV；N为(1000μV+热噪声112μV)的1/1000.5，即111.2μV。信噪比为10000/111.2＝89.9。
就是说，根据本实施例，除了与第一实施例一样的效果以外，还能得到下述效果，即即使在输入在噪声降低电路中的信号值近似于热噪声值，是微小信号的情况下，也能通过将信号值在噪声降低电路的前级放大，来使热噪声在输入侧等价地减低。因此，能使输入换算的噪声成份(就是说，信号线5中的噪声成份)大幅度减低。具体而言，在设放大电路70的增益为A，并且设电荷存储机构2中的噪声成份为65μV的情况下，输入换算的噪声成份为(65μV/A)。
补充说明一下，在本实施例中，在图1所示的第一实施例的噪声降低电路的前级设置了放大电路。同样，也可以在图3所示的第二实施例的噪声降低电路的前级设置放大电路(参照图10)；也可以在图5所示的第三实施例的噪声降低电路的前级设置放大电路(参照图11)；也可以在图7所示的第四实施例的噪声降低电路的前级设置放大电路(参照图12)。在这些情况下，也能够得到与本实施例一样的效果。补充说明一下，在图10～图12中，用相同的符号表示与图3、图5或图7所示的第二～第四实施例及图9所示的本实施例一样的结构因素，有关这些结构因素的工作情况等的说明就省略不提了。
(第六实施例)下面，参照
本发明的第六实施例所涉及的噪声降低电路。图13，表示本实施例的噪声降低电路的电路结构。补充说明一下，在图13中，用相同的符号表示与图1所示的第一实施例一样的结构因素，说明就省略不提了。如图13所示，本实施例与图1所示的第一实施例不同之处，是在信号线5的后级连接有电荷存储机构80，信号通过该电荷存储机构80施加在噪声降低电路的输入线81上。补充说明一下，连接在输入线81上的电荷存储机构80与电荷存储机构2a～2n之间的端子82，是施加基准电压的端子。换句话说，在本实施例中，在电荷存储机构2a～2n的前级，设置有利用两个信号的差分除去噪声的噪声消除电路。
下面，说明本实施例的噪声降低电路的工作情况。图14，表示使本实施例的噪声降低电路工作的时刻。在图14中，信号11～15、时间t0～tn+1，与第一实施例的图2一样；85为信号线5的信号(不过，时刻相互不同的两个信号(ta、tb)的差分(ΔV)为信号成份)；86为在端子82上施加基准电压的信号。
如图14所示，通过在时间t0内使开关机构3a～3n的栅极端6的信号11成为HIGH，使开关机构3a～3n导通，来将电荷存储机构2a～2n的电荷放出，使所述电荷存储机构2a～2n成为空状态(使电荷存储机构2a～2n的存储电荷量成为0)。接着，在时间t1内的时间ta内，使施加在开关机构1a的栅极端4a上的信号12成为HIGH，并且在信号线5上施加信号85。这样，开关机构1a就导通，电荷存储机构80和电荷存储机构2a互相串联连接。与此同时，使信号86成为HIGH，在端子82上施加基准电压。这样，基准电压就被施加在电荷存储机构80与电荷存储机构2a的连接点上。
接着，在时间t1内的时间tb内，再次使施加在开关机构1a的栅极端4a上的信号12成为HIGH，并且在信号线5上施加信号85。这样，开关机构1a就导通，电荷存储机构80和电荷存储机构2a互相串联连接。在此，如图14所示，时间tb内的信号85的值，比时间ta内的信号85的值低ΔV。因此，在设电荷存储机构80的电容值为C1、电荷存储机构2a的电容值为C2的情况下，时间tb内的、电荷存储机构80与电荷存储机构2a的连接点的电压，为基准电压(从端子82施加的基准电压)-ΔV×C1/(C1+C2)。基于该值的电荷量储存在电荷存储机构2a中。补充说明一下，所述算式的“基准电压”是“从端子82施加的基准电压”，ΔV×C1/(C1+C2)”是“施加在信号线5上的ΔV的电容分压(C1为电荷存储机构80的电容值；C2为电荷存储机构2a的电容值)”。
接着，在从时间t1到时间tn为止的那一段时间内对电荷存储机构2b～2n进行与上述工作一样的工作后，在时间tn+1内进行与第一实施例的时间tn+1一样的工作。
就是说，根据本实施例，除了与第一实施例一样的效果以外，还能够得到下述效果，即如在图像传感器等中一般进行的那样，通过使用由电荷存储机构80和电荷存储机构2构成的噪声消除电路，利用两个信号的差分除去噪声。换句话说，由电荷存储机构80和电荷存储机构2同时构成固定图像噪声除去电路和热噪声降低电路。因而，也能大幅度减少该已除去噪声的信号中的热噪声。因此，能使包含固定图像噪声的噪声成份大幅度减低。
补充说明一下，在本实施例中，在图1所示的第一实施例的噪声降低电路的前级设置了噪声消除电路。同样，也可以在图3所示的第二实施例的噪声降低电路的前级设置噪声消除电路(参照图15)；也可以在图5所示的第三实施例的噪声降低电路的前级设置噪声消除电路(参照图16)；也可以在图7所示的第四实施例的噪声降低电路的前级设置噪声消除电路(参照图17)。在这些情况下，也能够得到与本实施例一样的效果。补充说明一下，在图15～图17中，用相同的符号表示与图3、图5或图7所示的第二～第四实施例及图13所示的本实施例一样的结构因素，有关这些结构因素的工作情况等的说明就省略不提了。
-工业实用性-本发明涉及一种使含在信号中的噪声减低的噪声降低电路，在将本发明用于图像处理等的情况下，能够得到在未设外部存储器，并且大幅度减少了内部电荷存储机构数量的状态下，使噪声成份大幅度减低的效果，非常有用。
权利要求
1.一种噪声降低电路，其特征在于包括多个电荷存储机构和多个开关机构，通过将基于包含噪声成份的信号的电荷量储存在所述多个电荷存储机构的每个中后，使所述多个开关机构导通，来使所述多个电荷存储机构互相并列连接，从而，输出与将储存在所述多个电荷存储机构的每个中的电荷量平均起来的电荷量相对应的信号。
2.根据权利要求1所述的噪声降低电路，其特征在于所述多个电荷存储机构，至少构成第一机构组和第二机构组；通过所述第一机构组输出与所述平均起来的电荷量相对应的信号，将基于该输出的信号的电荷量储存在所述第二机构组的一个电荷存储机构中。
3.根据权利要求1所述的噪声降低电路，其特征在于在所述多个电荷存储机构的前级，设置有将所述包含噪声成份的信号放大的放大电路。
4.根据权利要求1所述的噪声降低电路，其特征在于在所述多个电荷存储机构的前级，设置有利用两个信号的差分除去噪声的噪声消除电路。
5.一种噪声降低电路，其特征在于包括多个电荷存储机构和多个开关机构，通过将基于包含噪声成份的信号的电荷量储存在所述多个电荷存储机构的每个中后，使所述多个开关机构导通，来使所述多个电荷存储机构互相串联连接，从而，输出与将储存在所述多个电荷存储机构的每个中的电荷量加起来的电荷量相对应的信号。
6.根据权利要求5所述的噪声降低电路，其特征在于所述多个电荷存储机构，至少构成第一机构组和第二机构组；通过所述第一机构组输出与所述加起来的电荷量相对应的信号，将基于该输出的信号的电荷量储存在所述第二机构组的一个电荷存储机构中。
7.根据权利要求5所述的噪声降低电路，其特征在于在所述多个电荷存储机构的前级，设置有将所述包含噪声成份的信号放大的放大电路。
8.根据权利要求5所述的噪声降低电路，其特征在于在所述多个电荷存储机构的前级，设置有利用两个信号的差分除去噪声的噪声消除电路。
全文摘要
本发明公开了一种噪声降低电路。噪声降低电路，包括多个电荷存储机构(2a)～(2n)和多个开关机构(1a)～(1n)。通过将基于包含噪声成份的信号的电荷量储存在多个电荷存储机构(2a)～(2n)中后，使多个开关机构(1a)～(1n)导通，来使多个电荷存储机构(2a)～(2n)互相并列连接，从而，输出与将储存在多个电荷存储机构(2a)～(2n)中的电荷量平均起来的电荷量相对应的信号。因此，能够提供一种能在未在外部设置价格昂贵的帧存储器的状态下进行噪声控制的噪声降低电路。
文档编号H03K5/1252GK1870721SQ200610073238
公开日2006年11月29日 申请日期2006年4月5日 优先权日2005年5月24日
发明者村田隆彦, 山口琢己, 春日繁孝 申请人:松下电器产业株式会社