西格玛－德尔塔调制器的制作方法

专利名称：西格玛－德尔塔调制器的制作方法
技术领域：
本发明涉及sigma delta(西格玛-德尔塔)调制器。
技术背景sigma delta调制是将电信号从模拟形式转换成数字形式以及从 数字形式转换成模拟形式的常用方法。这种调制技术一般涉及将模拟 电信号转换成低位、高细分采样的数字表示形式。此外，由于反馈通 道可被用于将量化噪声整形成高频形式，在高频时该量化噪声不明 显，因此这种技术大大受益于细分采样。由于其电路的低复杂度以及 抗电路缺陷的鲁棒性，基于一位sigma delta的模拟/数字及数字順拟 转换器被广泛应用于音频应用中，例如蜂窝式电话技术和高端立体声 系统。图1是示出通常用于模拟/数字转换的前馈sigma delta转换器的 一般范例的电路图。这种转换器利用具有输入线11的反馈系统来转 换模拟输入信号，该转换在环路滤波器12内进行，所述环路滤波器 12包含对应于sigma delta调制器阶(order)数的多个积分器。每一个积 分器输出状态空间变量，该状态空间变量在相应的放大器13中与合 适的系数相乘，所有放大器13的输出在加法器14中求和。根据总和 的符号，在量化器15中将从而产生的总输出量化成正1或负1，并 将被量化的值作为输出位传递给输出线16,并且从输入线11上提供 的输入信号中减去。然而，sigma delta调制器可能遇到极限环问题，其中，输出位进 入重复模式，并且防止此现象的当前方法引入了多余的噪声，该方法 无法总是成功地被执行并且通常在不需要的时候被执行。如最初由R de Jager ("Delta modulation - a method of {PCM} transmission using the one unit code", Philips Research Report, vol.7，pp.442-466， 1952)所构想的sigma delta调制是完善的技术。然而，在 理论上对该概念的理解是有限的，如由S. Norsworthy， R. Schreier和 G. Temes所指出的那样("Delta-Sigma Data Converters", IEEE Press, 1997)。对sigma delta调制器的描述最重要的改进是由以下学者完成 的L Risbo ("Sigma-Delta Modulators - Stability Analysis and Optimization," PhD Thesis, Electronics Institute. Lyngby: Technical University of Denmark, 1994, pp. 179)以及S. Hein禾口 A. Zakhor ("Sigma Delta Modulators: nonlinear decoding algorithms and stability analysis", New York, Kluwer Academic Publishers, 1993),而同时S. H. Ardalan和 J. J. Paulos描述了一种有益的线性技术("An Analysis of Nonlinear Behavior in Delta-Sigma Modulators", IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications, vol. 34， pp. 593-603, 1987),并且A. J. Magrath进一步对此进行了阐述("Algorithms and Architectures for High Resolution Sigma-Delta Converters", PhD Thesis, Electronic Engineering, London, King's College, University of London, 1996)。然而在所有这些研究中，没有对sigma delta调制器(SDM)的 统一描述。相反，提出了多个模型，其中每一个模型以一定的精确度 描述了SDM的一些方面。对于SDM中极限环的基础研究工作通常限于低阶SDM，这种研 究工作包括以下学者的论文S. I. Mann和D. P. Taylor ("Limit cycle behavior in the double-loop bandpass Sigma Delta A/D converter", IEEE Transactions on Circuits and Systems-II, vol. 46， pp. 1086-1089， 1999)、 N. Bridgett禾口 C. R Lewis ("Effect of initial conditions on limit cycle performance of second order sampled data sigma delta modulator", Electronics Letters, vol. 26, pp. 817画819， 1990)、以及V. Friedman ("The Structure of limit cycles in sigma delta modulation", IEEE Trans. Communication, vol. 36, pp. 972-979， 1988)，其对于使用高阶噪声整形 技术的技术人员没有什么实际价值。近来的研究工作大大促进了 sigma delta调制器中极限环的理论研究，这种研究工作包括以下学者 的论文J. D. Reiss禾口 M. Sandler ("The harmonic content of a limit cyclein a DSD bitstream"， Proceedings of the Audio Engineering Society 116th Convention, Berlin, Germany, 2004)、 J. D. Reiss禾卩M. B. Sandler ("They Exist: Limit Cycles in High Order Sigma Delta Modulators", Proceedings of the 114th Convention of the Audio Engineering Society, Amsterdam, The Netherlands, 2003)、以及D. Reefman、 J. D. Reiss、 E. Janssen和 M. B. Sandler ("Stability Analysis of Limit Cycles in High Order Sigma Delta Modulators", Proceedings of the Audio Engineering Society 115th Convention, New York, New York, 2003)。最著名的是，在D. Reefman、 J. D. Reiss 、 E. Janssen禾口 M. Sandler的论文("Description of limit cycles in Sigma Delta Modulators", accepted for IEEE Transactions on Circuits and Systems 1, pp. 30, 2004)中得到关于对于一般前馈(也称作为内插) 的极限环特性以及特别是关于它们稳定性的结果。在D.Reefman、 J. D. Reiss 、 E. Janssen禾口 M. Sandler的i仑文("Description of Limit Cycles in Feedback Sigma Delta Modulators", Proceedings of the Audio Engineering Society 117th Convention, San Francisco, USA, 2004)中也 获得了对于反馈sigma delta调制器的类似结果。通过仅在量化之前以均匀概率分布或三角概率分布添加信号，一 般可实现极限环预防，如在S. P. Lipshitz禾Q J. Vanderkooy的论文 ("Towards a Better Understanding of 1-Bit Sigma-Delta Modulators", Proceedings of the Audio Engineering Society 110th Convention, Amsterdam, Holland, 2001)中所描述的。当添加适当的抖动序列时， 输出位可能会翻转(输出位从+l变化到-1，或从-l变化到+l)，从而可 能破坏周期性输出模式。然而，抖动降低了 sigma delta调制器的信噪 比、稳定性及动态范围。此外，在不需要该抖动时仍添加抖动，在很 多情形下并不足以破坏极限环。参考以下的现有技术，该技术揭示了用于避免出现极限环或用于 提供独立的极限环去除机制的布置。CA1078463揭示了一种数字滤波器电路，但仅限于二阶递归数字 滤波器，所述二阶递归数字滤波器从根本上不同于(任意阶的)sigma delta调制器。EP1394942涉及一种极限环振荡抑制方法，其限于具有特定输入类型的数字滤波器。该方法并不应用于sigma delta调制。US6825784涉及用于sigma delta模拟/数字转换器的抖动方法， 其减少了杂散音(idle tone)(明显不同于极限环)并且不具有极限环检 测窗口。 WO2004004131揭示了一种用于sigma delta转换的方法，利 用抖动量化器输入以除去极限环的技术来减少杂散音。该方法利用交 替抖动产生机制。该方法并不检测极限环，而是利用极限环去除的次 优方法。US6175321揭示了一种通过在反馈回路中运用抖动来减少 sigma delta调制器中周期性噪声的方法，优选地是抖动量化器。该方 法不检测极限环。US2004036636描述了用于sigma delta DAC的无音(tone-free)抖 动方法，并在反馈回路中(或之前)施加抖动来除去极限环。该方法不 检测极限环。JP55071315涉及数字滤波器的极限环减少系统，仅除 去在没有输入信号时出现的极限环。当没有输入但系统不在极限环中 时，这还影响SDM的输出。US4321685涉及用于减少数字滤波器中 极限环的电路，该电路遇到与JP55071315的电路相同的缺点。JP2003273740涉及D/A转换设备，其遇到与JP55071315及 US4321685的电路相同的缺点。JP4317224揭示了一种用于D/A转换 器的sigma delta调制器，该sigma delta调制器利用量化器之一的位中 的随机值来防止出现极限环。这并不保证除去极限环，可能也不防止 出现短期极限环。此外，这无法检测极限环。发明内容本发明的一个目的是提供更有效的方法，用于检测并除去sigma delta调制器的输出处的不期望的极限环。根据本发明的一个方面，提供一种电路，用于检测在具有输出信 号的sigma delta调制器中的极限环，该输出信号关于时间随着一连串 迭代(iteration)而变化，该电路包括第一存储器模块，用于存储第一值，该第一值指示在预定的迭代 之后调制器输出信号的电平；第二存储器模块，用于存储第二值，该第二值指示在预定的迭代之后的又一迭代之后调制器输出信号的电平；比较模块，用于比较存储在第一存储器模块中的该第一值和存储 在第二存储器模块中的该第二值；以及检测模块，用于响应该比较结果，提供输出，该输出用以指示在 调制器输出信号中产生极限环的趋势。这种电路特别有利于检测sigma delta调制器中的极限环，因为它 可以直接方式被实现并且提供了非常精确的极限环检测机制。因此， 仅在已观察到极限环行为时才需要启动极限环去除机制，并且通常不 需要对设计做主要改变来实现检测机制。此外，该检测机制可适用于 检测短期极限环。相比于传统的方法，该sigma delta调制具有较少的 SNR损失，并且该机制易于实现。此外，相比传统的调制器抖动方 案，sigma delta调制具有较高的允许输入动态范围。极限环检测和去 除方案的模拟和数字实现对于前馈和反馈设计都是可能的。这种电路可以采用多种形式。在本发明的一个实施例中，第一和 第二存储器模块被配置成存储调制器的状态空间变量的第一值和第 二值。在本发明的另一实施例中，所述第一和第二存储器模块被配置成 存储在相关的迭代之后调制器的输出位流的最后Q个输出位。优选 地，第一和第二存储器模块包括第一和第二移位寄存器，用于存储在 相关迭代之后调制器的输出位流的最后Q个输出位。此外，为了除去在调制器输出信号中产生极限环的趋势，优选地， 提供干扰模块，用于响应来自检测模块指示产生极限环趋势的输出， 而施加干扰到调制器的输入。这种新颖的机制需要添加少量干扰到输 入，以破坏调制器的输出序列的周期性，并从而除去极限环。上述的 一些现有技术文献中提到的先前建议的抖动机制是不好的极限环去 除方法，而干扰输入更有效。可以修改这些极限环检测和去除机制以与反馈sigma delta调制 器一起使用。可以对它们进行分析以给出关于错误极限环检测概率的 定量结果(quantitative result)、极限环去除所需的时间以及参数选择。上述任一检测机制可与用于除去极限环的任何方法一起使用，且上述特定去除机制可以与(或甚至不与)任何检测方法一起运用。根据本发明的另一个方面，提供一种电路，用于除去具有输出信号的sigma delta调制器中的极限环，该输出信号关于时间随着一连串 迭代而变化，该电路包括检测模块，用于提供输出，该输出指示在调制器输出信号中产生 极限环的趋势；以及干扰模块，用于响应来自检测模块用以指示产生极限环趋势的输 出，而施加干扰到调制器的输入，以除去在该调制器输出信号中产生 极限环的趋势。根据本发明的又一方面，提供一种方法，用于检测具有输出信号 的调制器中的极限环，该输出信号随着一连串时间间隔而变化，该方 法包括存储用以指示在预定的时间间隔之后调制器输出信号的电平的 第一值；存储用以指示在预定的时间间隔之后又一时间间隔之后调制器 输出信号的电平的第二值；比较存储在该第一存储器模块中的所述第一值与存储在该第二 存储器模块中的所述第二值；以及响应该比较结果，提供用以指示将在该调制器输出信号中产生极 限环的趋势的输出。


为了更好地理解本发明，通过示例方式来引用附图，在附图中 图1是一般的前馈SDM的方框图； 图2是五阶SDM的方框图；图3是对于五阶SDM将状态空间变量的干扰增长作为时钟周期 函数的图示；图4是具有基于状态空间的极限环检测器的五阶SDM的方框图；图5是对于任意SDM描述基于状态空间的极限环检测及去除操作的流程图；图6是将向量化器的输入作为迭代次数的函数的图示； 图7是将f作为迭代次数函数的图示；图8是对于任意SDM描述一种使用移位寄存器的基于位流的极 限环检测及去除机制的操作的流程图；图9是具有基于位流的极限环检测器的五阶SDM的方框图； 图10是将错误检测极限环的概率作为移位寄存器长度函数的图不；图11示出三阶SDM的两个方框图，其将(a)抖动的标准布置与(b)提议的极限环检测及去除的标准布置进行比较；图12是五阶SDM的添加的干扰相对迭代次数的图示；以及 图13是三阶SDM的方框图。
具体实施方式
一种描述SDM的时域行为的便利方式是状态空间描述。这将任 何时间的SDM的状态表示成在先前时钟周期施加到状态的矩阵运 算。状态空间描述的优势在于其允许对创建的从时间t=0到时间t=n 的SDM的状态进行非常简明的描述。对于N阶前馈(或迭代)SDM，s("+l) = As(")+(w(")-;K"))d (1)其中w是在迭代为"时的输入，^是输出，该输出是正l或负l，由以下公式确定;;(")=sgn(l;C,S,(")) (2)该描述根据应用到先前状态向量的转移矩阵A及应用到标量量 化错误u(n)-y(n)的向量d给出了在迭代为"时的SMD的状态s。图2 是典型的五阶SDM的范例。在该SDM的运算中，在迭代为"时通 过输入21将输入信号"施加到五个积分器25，并在输出22处获得 表示成正1或负1的输出信号》五个放大器23将积分器25输出的 状态空间变量与系数c,、 c2、 ...cn相乘，使得提供在量化器24中被求和并量化的输出。系数c确定噪声整形特性，每一个积分器25提供单元延迟(unitary delay)T。对于图2中示出的五阶sigmadelta调制器，d=(l,0，0，0,0)T，而转移矩阵是,1 0 0 0 0、110 0 0 0 110 0 0 0 110 0 0 0 1 1(3)艰环这种简明表示法给出了直接观看极限环结果的方式。如果？具有周期P，则可以给出以下定义 少("+尸)=><") (4)早期研究工作中的重要假设是周期性位输出模式意指状态空间 变量中的周期轨道。在上述的D.Reefman、 J.D.Reiss、 E. Janssen和 M. Sandler 的论文("Description of limit cycles in Sigma Delta Modulators")中，已证明出一般而言，在且仅在状态空间变量中存在 极限环时在输出位流中存在极限环。这意味着公式(4)等同于S("+尸)S(") (5)虽然在其纯理论定义中，极限环是无限持续的周期性模式，但在 实际情形中，有限的持续周期序列可能会同样的干扰。因此即使在公式(5)仅对有限数量的值正确时，极限环检测和去除算法仍可以成立。 所以，当公式(4)对有限时间近似正确时，就应可以检测并除去极限 环。1、基于状态空间的极限环检测在该部分中，现在描述根据本发明用于检测前馈SDM中极限环 的优选方法。公式(5)提供了一种简单的方法，用于判断是否存在极限环。在 给定迭代设定为零时，s(0)可以被存储在缓冲器内。对于每一个连续 迭代，1、 2、 ...i、...直到某一值户自，计算出s(/)。如果应用固定的 输入并且对于某一i， s(!〕=s(0)，则先前部分中描述的定理确保了存在周期P的极限环。该方法虽然精确但有三个缺点。第一，其需要存储大小为N的 向量。在每一次迭代时，必须进行至多N次的比较。这不必要地使 该方法变得复杂。第二，也是更重要的一点，其不能够使用近似比较 的简单方法。当状态空间变量非常接近极限环条件时，可能维持周期 性的输出的时间过长以致成为问题。暂时极限环行为所需的状态空间 变量的需要的邻近性的适当测量并不明显，而且并不能够简单计算。为了克服这个问题，我们提出了在每次迭代时计算单一标量的方 法。需要注意的是，状态空间变量的较小变化的影响可能会随时间导 致后面的状态空间变量的较大变化。积分器的累积特性意味着SN比 任何其它状态空间变量更快速地变化。如果将较小扰动5应用到状态空间变量，则扰动以下式给出的速率增加<formula>formula see original document page 13</formula> (6)转移矩阵A的重复应用产生二项式系数0 如果i〈j<formula>formula see original document page 13</formula>其它 。<formula>formula see original document page 13</formula>因此，项5(""A"5(0)由以下公式给出:<formula>formula see original document page 13</formula>(8)因此， 一般地，5<formula>formula see original document page 13</formula>)。这在图3中图示出，在该图中，曲线31、 32、 33和34示出了描述变量As2、 As3、 As4、 As5中 每一个的增长，其中对于偏离周期户=24的极限环的较小扰动(10—8)， As,仏P) <formula>formula see original document page 13</formula>因此，当系统接近极限环时，S,、 S2…Sw-,近似 周期性地改变，但S;v会偏离周期性行为。这表明在系统接近极限环 时，w可能会有相当大的变化。需要注意的是，系数。、C2.，.0V是独立选择的。系数值一般大不相同。对于低通sigma delta调制器<formula>formula see original document page 13</formula>。这还表明Sn随着 未受影响的输出位流而显著改变。因此，在计算时不管是否接近极限环，都忽略SN。通过不比较 SN，可以找到短期极限环，其中状态空间变量并不精确重复，但输出 位流可能保持过长的周期性而成为问题。图4是具有基于位流的极限环检测器的五阶SDM的方框图。该 SDM类似于图2的SDM，但添加了极限环检测器。该极限环检测器 在缓冲器41中存储第一个变量值，该第一个变量值指示在预定的时 间间隔之后输出信号的电平，在比较器43中比较该缓冲器41中的第 一个值和表示又一时间间隔之后输出信号的电平的第二个值，然后在 通过计吋电路42确定的时间之后将当前值复制到缓冲器41中。为了进行标量比较，以及考虑变量的不同大小，利用所存储的变/(") = gCA(") (9) 因此，如果存在周期P的极限环，<formula>formula see original document page 14</formula>对于给定的迭代no，存储值/w)，并进行检査以判断是否对每一 个连续迭代no+l、 n0+2、…no+i保持X"o+0 >0)。如果是，则应用 极限环去除算法。在多次迭代R之后，缓冲器被从A"Q)复位到A"w)。这允许识别 出在后面迭代出现的极限环。然而，这还表明可能无法识别出周期 P〉R的一些极限环。R值相当高，这是因为长周期的极限环是存在问 题的。.然而，最大值应仅是较少倍数的细分采样速率。否则，周期 P<R的极限环可能有时会持续过长时间而产生问题。例如，对于以 64x44.1 kHz(64乘OSR)采样的音频信号，在各种各样的环境下均可 以使用R-32(^5xOSR。当极限环行为没有发生时可能公式(10)还成立，但这种情况非常 少。其发生的概率相关于硬件的数字精度的级别，例如，如果为216 位的精度且f值的范围是从-A到A，则其出现的概率接近于1/(217A)。这种极限环检测程序可以无限持续。该方法对于参数选择具有鲁棒性，并可被用于检测任何极限环。图5给出描述该方法的流程图。 将上述由D. Reefman 、 J. D. Reiss 、E. Janssen禾卩M.Sandler("Description of limit cycles in Sigma Delta Modulators")给出的五阶sigma delta调制器作为例子，cl=0.5761069262， c2=0.1624753515, c3=0.0276093301， c4=0.0028053934, c5=0.0001360361 。根据输入0.7及初始条件s=0，呈现出极限环状态。图6是将至 量化器的输入作为迭代函数的图示，并示出至量化器的输入的时间序 列。圆点表示已识别出极限环行为的那些点。明显地，已经正确识别 出极限环行为。在极限环开始和极限环行为识别之间的时间延迟是由 于，在缓冲器被复位到表示极限环的值f之前，极限环已运行了约200 次迭代。这可与图7形成对比，图7是公式(6)定义的函数f的作为迭代函 数的图示。可以看到，当出现近似极限环行为时，虽然Sw可能有偏差，'但y^)保持周期性。同样的，圆点表示已识别出极限环行为的点。2、 SDM输出处的极限环检测在该部分中，现在描述仅利用移位寄存器用于检测根据本发明的 前馈SDM中极限环的可选择的优选方法。对于实数比较，移位寄存器和位比较通常比任意电路(模拟或数 字电路)更易实现。此外，可设想相比状态空间变量，更易于访问输 出位流的情况。因此，期望的是考虑单独利用位比较来检测极限环的 方法。可以使用一种自然方法来实现很多移位寄存器，每一个表示不同 极限环的周期性输出。然后将当前输出与每一个移位寄存器相比较， 以查看是否出现极限环行为。然而，这可能需要2P阶移位寄存器和 2"欠比较。因为极限环表示位流中的重复模式，因此足以识别位流重 复。为实现这个目的，比较两个移位寄存器的输出，其中一个表示当 前位流输出，而另一个表示在先前迭代时的位流输出。对于这个方法 存在两个重要的参数，即移位寄存器长度Q和移位寄存器持续时间 或持续性R(直到所存储的移位寄存器被复位为止的迭代次数)。图8是对于任意SDM描述利用移位寄存器的极限环检测和去除机制操作的流程图。算法如下*保持移位寄存器SR的最后Q个输出位。*在每R次迭代之后，将移位寄存器SR复制5U移位寄存器SR靴。*在任一迭代时，如果存储在两个移位寄存器中的样本精确匹 酉己，SR当fSR存储，则已检测到极限环。图9示出包括噪声整形的具有基于位流的极限环检测器的五阶 SDM的方框图。基于位流的极限环检测器在移位寄存器91中存储输 出位，比较该移位寄存器91中的值和当前移位寄存器93中的值，然 后在计吋电路92确定的时间之后，将当前移位寄存器中的值复制到 移位寄存器91中。需要注意的是，比较移位寄存器中位的步骤和在移位寄存器之间 复制位的步骤可以并行执行。因此待执行的任何操作不需要比SDM 采样频率更快。这种方法保证直到Q次迭代之后才检测极限环(即使是简短的一 个)。另一方面，长于Q的周期的极限环仍是可识别的，因为这也需 要匹配最近位流和存储在缓冲器中的值。因此， 一般将Q设计的比 值R小。对于移位寄存器的大小和何时复位移位寄存器的选择，该方法都 具鲁棒性。在选择移位寄存器持续性R时更为重要。如果假设长度P 的极限环，其中IKP。在迭代0时设定缓冲器。从而下一次在时间P时重复该序列，但在此可被识别出之前，该缓冲器在迭代R时被复 位。因此，无法检测到周期大于缓冲器持续时间的极限环。另一方面， 如果极限环长度P^ ，则每R次迭代时，将检测^/尸」次极限环，其 中L」表示小于或等于的最大整数。相反地，这表示至多每一周期检 测极限环一次，而至少每两周期检测一次。错误检测非常少。如果输出确实是随机的，则错误检测发生的概 率是2々。然而，输出并非随机的。这部分是因为输入不是随机的(带 限，其幅度安全地处于稳定的限制内)，但还因为不管输入如何，sigma delta调制防止出现某些序列。图IO是错误检测极限环的概率作为缓冲器长度Q的函数的示图，其中，线100对应于随机输出，而线101、 102及103对应于5阶SDM分别在80kHz、 100kHz及120kHz的输出。在每一种情形下，将缓冲器持续时间R设定为等于缓冲器长度Q。 利用100个一百万点长的序列(在去除初始启动暂态之后)产生每一数 据点，其中每一个序列的输入是具有随机产生的在80和130kHz之 间的频率和随机初始条件的正弦曲线。从上述清楚可知的是，虽然错 误检测的概率远大于确实是随机序列的情形，但仍足以低到可忽略。 3、极限环去除在上述D. Reefman、 J. D. Reiss、 E. Janssen和M. Sandler的论文 ("Description of limit cycles in Sigma Delta Modulators")中，如图11a的三阶SDM的方框图中所示的正好在量化器之前的位置110处的抖动应用是极限环去除的次优形式。这是因为对状态空间变量没有影 响，除非导致输出位流变化。另一方面，如图llb的三阶SDM的方框图中所示的，响应于在112对极限环的检测，在输入lll处施加的 任何干扰均将影响所有状态空间变量。因此通过简单扰乱sigma delta 调制器的内部积分器状态，可以除去极限环。此外，根据SDM的噪 声整形特性可以对扰动整形。因此，无论何时已检测到极限环，均建 议将少量扰动添加到sigma delta调制器的输入111中。添加的干扰大小的选择是在添加较大干扰时降低SNR和不稳定 性以及在添加较小干扰时增加的用于破坏极限环的时间量之间的平 衡。然而，这是次要问题，因为在大范围内，干扰的大小对稳定性、 SNR或用于破坏极限环的时间仅具有最小的影响。即使1(TS阶的干扰 (类似小于-140dB的变化)仍足以在极限环成为问题之前很早就消除 极限环。因为该修改是最小限度的并保证可以工作，因此，优选地， 一般 选择使用的是添加抖动或噪声到量化器的输入。当己检测到极限环 时，仅需要添加扰动。此外，因为极限环是不稳定的，因此仅需要添 加非常小的干扰。相比于添加随机噪声到量化器的输入的传统抖动技术，这种新的 极限环检测和去除技术和装置具有较高的容许输入动态范围和较高的信噪比加失真比(SNDR)。这还可以在不利用极限环检测器的情况 下成功地实现。图12示出干扰大小如何影响用于破坏极限环的时间。将极限环 之前的迭代次数作为所施加的扰动大小的函数而除去。这是最坏的情 况，在该情况中，已将初始条件设定为可以对具有100kHz拐角频率 的五阶SDM产生最稳定的周期12的极限环。不但已选择调制器的 初始条件来保证极限环的精确动态降低，而且还选择所述初始条件来 使得初始条件尽可能远离产生位反转并从而破坏极限环的那些条件。 然而，即使10—6阶的干扰仍足以在极限环成为问题之前很早就消除极 限环。
4、反馈SDM中的极限环检测对前馈或内插SDM的普遍替换设计是反馈SDM。通常这被用于 在需要信号传递函数的较好反走样(anti-aliasing)效果时。图13是三阶 反馈SDM的方框图。这表示典型的SDM设计，其通常被用于实际 设计中，例如D. Reefman禾卩E. Janssen的文章("Signal processing for Direct Stream Digital: A tutorial for digital Sigma Delta modulation and 1-bit digital audio processing", Philips Research, Eindhoven, White Paper 18 December 2002)中所揭示的那样。对于这里提出的调制器， 我们可容易可知y")=sgn(A"))其中，乂")是时钟周期为n时的输出位，s,(")是积分器输出，其被称 作为状态变量。最后的积分器输出％(")也是量化器输入信号。 状态s的传播可以矩阵符号写成(12)其中c是反馈系数的向量，A是N阶SDM的NxN转移矩阵， c气d，...，cw)T和d分别描述如何分配输入和反馈。需要关注的是，将这种设计和等效的前馈设计进行比较，其中公 式(1)和(2)给出了状态空间公式。对于这两种设计，在状态空间公式中对转移矩阵A的布置是相同的，然而，对于前馈设计而言，系数 向量对状态空间变量s没有直接影响，仅作为量化的加权项，而对于反馈设计而言，系数向量作为在每次迭代时相加到状态空间变量的常 数或从状态空间变量减去的常数。这表明反馈和前馈设计的动态变化 非常类似，但对极限环检测和去除机制必须进行修改。当量化器的输入重复时出现极限环。其中，短期极限环很少。对 于基于变量的状态检测，无需利用不同于量化器输入的任何输入来识 别极限环。以上描述了基于状态空间变量来检测极限环的方法，并且随后己 描述了仅基于输出位流分析来检测极限环的方法。任一种所述方法可 以与所描述的极限环去除方法相结合，以产生高效的极限环检测和去 除方法，该方法不需要连续抖动。通过范例形式在以下描述各种实施 方式。上述的前两个实施方式是优选的实施例。以下的实施方式是变更的实施例，其也可在本发明的范围内被实现a、 任意阶、任意设计(前馈、反馈或其它形式)且不需要施加抖动 到量化器的一位sigma ddta调制器，利用第2部分中描述的方法来检 测极限环的出现，利用第3部分中描述的方法来除去极限环。b、 任意阶且不需要施加抖动到量化器的一位前馈sigma delta调 制器，利用第l部分中描述的方法来检测极限环的出现，以及利用第 3部分中描述的方法来除去极限环。c、 任意阶、任意设计(前馈、反馈或其它形式)且不需要施加抖动 到量化器的多位sigma delta调制器，利用第2部分中描述的方法来检 测极限环的出现，并利用第3部分中描述的方法来除去极限环。d、 任意阶且不需要施加抖动到量化器的多位前馈sigma delta调 制器，禾拥第l部分中描述的方法来检测极限环的出现，并利用第3 部分中描述的方法来除去所使用的极限环。e、 任何sigma delta调制器，利用第1部分中描述的方法来检测 极限环的出现，而不管是否使用极限环去除机制。f、 任何sigma delta调制器，利用部分2中描述的方法来检测极 限环的出现，而不管是否使用极限环去除机制。
权利要求
1、一种用于检测sigma delta调制器中极限环的电路，所述sigmadelta调制器具有随着关于时间的一连串迭代而变化的输出信号，所述电路包括第一存储器模块，用于存储第一值，所述第一值指示在预定迭代之后所述调制器输出信号的电平；第二存储器模块，用于存储第二值，所述第二值指示在所述预定迭代之后的又一次迭代之后所述调制器输出信号的电平；比较模块，用于比较存储在所述第一存储器模块中的所述第一值和存储在所述第二存储器模块中的所述第二值；以及检测模块，用于响应该比较来提供输出，所述输出指示在所述调制器输出信号中产生极限环的趋势。
2、 根据权利要求1所述的电路，其中，将所述第一和第二存储 器模块配置成存储所述调制器的状态空间变量的第一和第二值。
3、 根据权利要求2所述的电路，其中，所述状态空间变量是形 式为/00 = §9>)的函数，其中N是包括多个滤波器级的所述调制器的阶数，Ci是每一级的噪声整形系数，Si是每一级的输出，n是给定 的迭代。
4、 根据权利要求1所述的电路，其中，将所述第一和第二存储 器模块配置成存储在相关迭代之后所述调制器的输出位流的最后Q 个输出位。
5、 根据权利要求4所述的电路，其中，所述第一和第二存储器 模块包括第一和第二移位寄存器，用于存储在所述相关迭代之后所述调制器的输出位流的最后Q个输出位。
6、 根据前述任一项权利要求所述的电路，其中，提供复位模块，用于在从所述预定迭代之后的预设R次迭代之后，复位存储在所述第一存储器模块中的值。
7、 根据权利要求5和6所述的电路，其中，将所述复位模块配 置成在预设的R次迭代之后，将所述第二移位寄存器的内容复制到 第一移位寄存器中。
8、 根据前述任一项权利要求所述的电路，其中，将所述比较模 块配置成比较存储在所述第一存储器模块中的所述第一值和存储在 所述第二存储器模块中的多个所述第二值中的每一个第二值，其中多 个所述第二值对应于在所述预定迭代之后的多个又一次迭代。
9、 根据前述任一项权利要求所述的电路，其中，提供一种干扰 模块，用于响应来自所述检测模块的输出而施加干扰到所述调制器的 输入，以除去在所述调制器输出信号中产生极限环的趋势，其中所述 输出指示产生极限环的趋势。
10、 一种用于除去sigma delta调制器中极限环的电路，所述sigma delta调制器具有随着关于时间的一连串迭代而变化的输出信号，所 述电路包括检测模块，用于提供输出，所述输出指示在所述调制器输出信号 中产生极限环的趋势；以及干扰模块，用于响应来自所述检测模块的输出而施加干扰到所述 调制器的输入，以除去在所述调制器输出信号中产生极限环的趋势， 其中所述输出指示产生极限环的趋势。
11、 一种用于检测调制器中极限环的方法，所述调制器具有随着一连串吋间间隔而变化的输出信号，所述方法包括存储第一值，所述第一值指示在预定时间间隔之后所述调制器输 出信号的电平；存储第二值，所述第二值指示在所述预定时间间隔之后的又一时 间间隔之后所述调制器输出信号的电平；比较存储在第一存储器模块中的所述第一值和存储在第二存储器模块中的所述第二值；以及响应该比较，提供输出，所述输出指示在所述调制器输出信号中 产生极限环的趋势。
全文摘要
提供一种方法用于检测具有输出信号的sigma delta调制器中的极限环，该输出信号随着一连串时间间隔而改变。在该方法中，将第一值存储在第一存储器中，该第一值指示在预定时间间隔之后调制器输出信号的电平，将第二值存储在第二存储器中，该第二值指示在预定的时间间隔之后的又一时间间隔之后调制器输出信号的电平。将存储在第一个存储器中的第一值与存储在第二个存储器中的第二值相比较，并响应于该比较结果而提供输出，该输出指示在调制器输出信号中产生极限环的趋势。该方法尤其有利于检测sigma delta调制器中的极限环，因为该方法可以直接方式被实现并提供一种非常精确的极限环检测机制。因此，该方法仅在已观察到极限环行为时才需要启动极限环去除机制，并且通常不需要对设计做主要改变来实现该检测机制。
文档编号H03M7/00GK101268617SQ200680034042
公开日2008年9月17日 申请日期2006年6月29日 优先权日2005年7月18日
发明者J·D·赖斯, M·B·桑德勒 申请人:玛丽女王和威斯菲尔德学院