专利名称：串行数据通信系统和方法
技术领域：
本发明涉及串行数据通信，尤其涉及异步串行数据通信。
背景技术：
串行数据通信的一个固有成本因素是发送和接收时钟信号所需 要的引脚数。另一重要的成本判断依据是串行数据通信系统的装置之 间的通信连接上的时钟频率，这是因为时钟频率确定了系统的功耗。
具有多个装置的串行数据通信系统通常使用本地时钟发生器或 者从中导出所需要的通信时钟的高频时钟信号。但是，如果要求多个 不同的通信时钟来发送和接收数据，高频时钟信号的频率必须是最高 通信时钟的很多倍，这样才能得到不同的通信时钟。典型地，该频率
必须比最高通信时钟高20至40倍。例如，对于5MBaud的通信时钟， 要求频率为100至200MHz的高频时钟信号。必须在引脚上引导这样 的高频，这将产生大量功耗。
还可能提供单个装置作为本地时钟发生器，用来产生用于发送 和接收数据的不同通信时钟信号。通信时钟信号可能被引导至使用它 来与其他数据通信装置串行发送和接收信号的数据通信装置。但是， 这要求至少三个从本地时钟发生器到装置的连接线路，用来引导发送 时钟信号、接收时钟信号、和用于控制通信的控制信号。因此，写入 操作是很复杂的。
发明内容
本发明的一个目的是提供一种串行数据通信系统和方法，其所 要求的写入操作比先前所讨论的方案要简单。
为了利用根据本发明的串行数据通信系统来实现上述目的，提 供了显著的特征以使得根据本发明的串行数据通信系统的特征可由
以下方式定义，艮P:
本地时钟发生装置，用于产生时钟信号，该时钟信号的占空比 取决于控制信号，以及
串行数据通信控制装置，用于根据串行数据信号的接收来产生 控制信号，并且用于由从本地时钟发生装置接收到的时钟信号得到发 送和接收时钟信号。
为了利用根据本发明的串行数据通信方法来实现上述目的，提 供了显著的特征以使得根据本发明的串行数据通信方法的特征可由 以下方式定义，即
本地时钟发生装置产生时钟信号，该时钟信号的占空比取决于 控制信号，以及
串行数据通信控制装置根据串行数据信号的接收来产生控制信 号，并且由从本地时钟发生装置接收到的时钟信号得到发送和接收时 钟信号。
根据本发明的显著的特征提供了这样的优势，即，对于发送时 钟信号，本地时钟发生装置和串行数据通信控制器之间仅仅需要单个
时钟线路。因此，这两个装置之间的写操作没那么复杂。此外，在集 成电路的情况中，在引脚或焊盘上不必引导将增大系统功耗的高频时 钟信号，这是因为串行数据通信控制器可通过本地时钟发生装置来控 制所需时钟信号的产生。
本地时钟发生装置可用于产生具有预定时钟的时钟信号，如果 控制信号包括第一状态，则该预定时钟具有第一占空比，如果控制信 号包括第二状态，则该预定时钟具有不同于第一占空比的第二占空 比。例如，该控制信号可能是用来控制时钟产生的包括两个状态(逻 辑0和逻辑1)的逻辑信号。
对于可靠操作，串行数据通信控制装置可用于在串行数据信号 被接收到一段预定时间之后，由从本地时钟发生装置接收到的时钟信 号得到发送和接收时钟信号。该预定时间用作滤波器，用来对包含在 所接收到的数据信号中的干扰信号进行滤波。由于干扰信号通常很 短，即比预定时间短很多，所以它们不能影响发送和接收时钟信号的 获取。
在本发明的优选实施例中，串行数据通信控制装置用于在控制 信号包括一个相应状态时产生被时钟信号的脉冲的下降沿所触发的 接收时钟信号的脉冲。
在本发明的优选实施例中，系统适于根据RS232标准串行地发
送和接收数据。
根据另一方面，本发明涉及一种与根据本发明的系统联用的本
地时钟发生装置，其中本地时钟发生装置包括用于产生本地高频时 钟信号的振荡器，以及用于由本地高频时钟信号产生时钟信号的时钟 发生电路，该时钟信号的占空比取决于控制信号。例如，该装置可被 实现为分离的装置或在包括根据本发明的串行数据通信系统的集成 电路中实现。
根据另一方面，本发明涉及一种与根据本发明的系统或装置联 用的串行数据通信控制装置，其中该串行数据通信控制装置包括发送 和接收时钟发生电路，其用于由接收数据信号产生控制信号，该控制 信号用于控制时钟信号的产生，该串行数据通信控制装置还包括数据 处理电路，用于对从串行数据通信装置接收到的数据和将要发送至串 行数据通信装置的数据进行处理。
在一个优选实施例中，该发送和接收时钟发生电路包括具有多 路复用器的控制信号发生电路，该多路复用器在它的输入侧对接收数 据信号和恒定信号进行接收，该发送和接收时钟发生电路还包括多路 复用器控制电路，该多路复用器控制电路包括计数器并且用于根据该 计数器的计数来将多路复用器的输入信号之一切换至多路复用器输 出端作为控制信号。
通过下文中将要描述的示范性实施例，本发明的上述方面和其 它方面将变得明显，并且将参考这些示范性实施例来对它们进行解 释。
下文将参考一个示例性实施例来更详细地描述本发明。但是， 本发明并不限于该示范性实施例。
图1示出了根据本发明的串行数据通信系统的电路原理框图。 图2示出了用来产生用以控制由本地时钟发生装置所产生的时
钟信号的占空比的控制信号的电路的实施例。
图3示出了在图1所示的数据通信系统中产生的不同信号的时
序图。
具体实施例方式
图1示出了串行数据通信系统10的电路原理框图，该系统包括 本地时钟发生装置12(在图1中也表示为装置A)和串行数据通信控 制装置14 (在图1中也表示为装置B)。装置B 14 (例如该装置是 由异步微处理器实现的)通过串行通信链路24与另一装置C22 (例 如个人计算机PC)通信。装置B 14和装置C 22可在串行通信链路 24上以较高数据速率串行地发送和接收数据，该串行通信链路24例 如可基于RS232标准。但是，应该注意的是，本发明并不限于基于 RS232标准的串行通信链路，而是可以适用于所有异步串行通信链 路，这些异步串行通信链路中没有指定各自的时钟线路。
例如，本地时钟发生装置12可能是NFC装置，其具有13. 56MHz 的石英振荡器的NFC装置，该石英振荡器用于产生准确度高和稳定的 本地高频时钟信号28。本地高频时钟信号28被提供至时钟发生电路 30，该电路产生时钟信号CLK 16，该时钟信号的占空比取决于从串 行数据通信控制装置14接收到的控制信号IDLE 18的状态。时钟信 号CLK 16在串行数据通信控制装置14中被用来得到接收时钟信号 CLK—RX 20，该接收时钟信号用来对包含在从装置C 22接收到的串行 数据信号中的数据进行采样。此外，时钟信号CLK 16在串行数据通 信控制装置14中作为产生发送时钟信号CLK—TX 21的基准。
串行数据通信控制装置14包括发送和接收时钟发生电路32，发 送和接收时钟发生电路32被设计成由接收数据信号RX 34产生控制 信号IDLE 18，这将在下文中进行更加详细的描述。此外，发送和接 收时钟发生电路32被设计成通过从时钟信号CLK 16得到的时钟信号20和21来产生接收时钟信号CLK—RX 20和发送时钟信号CLK_TX 21。 装置B 14还包括数据处理电路36，其用来处理从装置C接收到的数 据和将要发送至装置C 22的数据。
图2示出了用于由接收数据信号RX 34产生控制信号IDLE 18 的电路。该电路包括多路复用器38，其在它的输入侧对接收数据信 号RX 34和逻辑0进行接收。多路复用器38根据多路复用器控制信 号40来将它的输入之一切换至它的输出端上，多路复用器控制信号 40是由计数器42和比较器44产生的。比较器44将计数器42的计 数与O进行比较。如果计数等于O，比较器44则产生多路复用器控 制信号40以使得接收数据信号RX 34被切换至多路复用器输出端上。 那么，控制信号IDLE 18就是接收数据信号RX 34。如果计数不等于 0，比较器44则产生多路复用器控制信号40以使得逻辑0被切换至 多路复用器输出端上。那么，控制信号IDLE 18就是逻辑0。
图3示出了在时序图中串行数据通信系统10的信号的波形。下 面将就图3中的信号波形来详细描述图1所示的系统10的功能。时 序图示出了时钟信号CLK、发送时钟信号CLK—TX、接收时钟信号 CLK—RX、以及控制信号IDLE，该控制信号IDLE用来对本地时钟发生 装置12所产生的时钟信号CLK进行控制。信号的波形对应于RS232 标准协议。
对于装置B 14和装置C 22之间的串行通信，通信装置14和22 必须满足以下说明
a) 两个装置都以相同的频率发送串行数据，即一个装置的发送 时钟信号CLK_TX必须等于另一装置的接收时钟信号CLK—RX;
b) 装置间的串行通信被诸如起始位之类的初始化信号所启动， 该初始化信号告知接收装置将从发送装置发送串行数据至接收装 置；
c) 在初始化信号之后，发送预定数量的数据位(例如8位或2 位)，在预定数量的数据位之后，停止位用信号表示串行数据通信的
结束o
在图3的图形中，示出了两个数据流的串行发送，其中每个数
据流均包括四位(一个起始位、两个数据位和一个停止位)。根据
RS232标准，起始位为逻辑0，而停止位为逻辑l。时序图从时刻t0 开始。在装置B 14中，由于没有数据从装置C 22发送至装置B 14, 所以接收数据信号RX 34为逻辑1。多路复用器38将接收数据信号 RX 34切换至控制信号IDLE 18 (参见图2)。本地时钟发生装置12 产生时钟信号CLK 16，该时钟信号CLK 16具有大约为50%的预定占 空比。时钟信号CLK 16的时钟频率是由时刻t3减去时刻tl的位长 (其占空比为时刻t2减去时刻tl)定义的。时钟信号CLK 16的每 个上升沿均触发发送和接收时钟发生电路32以使之在时刻tl、 t3 等产生发送时钟信号CLK一TX 21的脉冲。只要没有接收到串行数据， 发送和接收时钟发生电路32就输出逻辑0作为接收时钟信号CLK—RX 20。
在时刻t4，装置B 14从装置C 22接收到信号，该信号可能是 串行数据发送的起始位， 一旦接收到信号，发送和接收时钟发生电路 32就将控制信号IDLE 18从逻辑1切换至逻辑0。时钟发生装置12 等待一定的时段，并且在该时段后检査控制信号IDLE 18是否仍然为 逻辑0(在时刻t5)。该一定的时段对应于将所接收的信号解释为串 行数据发送的起始位所需要的位长。应该理解的是，该一定的时段可 能比位长的一半长或短。但是，它应该大于从装置C 22接收到的信 号中所包含的典型干扰信号的时长，下文中将对此进行详细说明。
在该一定的时段之后，本地时钟发生装置A 12将控制信号IDLE 18解释为用来接收串行数据的起始位，并且产生时钟信号CLK 16的 下降沿(假设时钟信号CLK16在时刻t5为逻辑l)。该下降沿触发 发送和接收时钟发生电路32以使之产生接收数据信号RX的采样脉 冲，用来对所接收到的串行数据RX进行采样。同时，发送和接收时 钟发生电路32启动计数器42 (参见图2)来为串行发送的预定数据 位的时段进行递减计数。在图3所示的时序图中，该时段等于3个数 据位。
只要计数器42递减计数，多路复用器控制信号40就将逻辑0 切换至多路复用器38的输出端，以使得控制信号IDLE 18在串行发 送的数据位的预定时段内仍保持逻辑O。在该时段期间，发送和接收
时钟发生电路32在接收时钟信号CLK—RX的时刻t5、 t7、 t8和t9 产生采样脉冲。利用采样脉冲，在时刻t5、 t7、 t8和t9对所接收到
的串行数据进行采样。
在时刻t9，计数器42的计数等于0，因此，多路复用器38将 所接收到的串行数据RX切换至它的输出端上，从而控制信号IDLE 18 为所接收到的串行数据RX。由于根据RS232标准，在没有发送串行 数据时所接收到的串行数据为逻辑1，所以控制信号IDLE 18也从逻 辑0切换回逻辑1。这使得本地时钟发生电路12再次产生占空比大 约为50%的时钟信号CLK 16，见时刻t10。由于控制信号IDLE 18为 逻辑1，所以发送和接收时钟发生电路32再次输出逻辑0作为如由 时钟信号CLK 16所得到的接收时钟信号CLK—RX 20。
在时刻tll和t12之间，所接收到的串行数据RX包括干扰脉冲， 该干扰脉冲同样出现在控制信号IDLE18中。但是，这些干扰脉冲比 半个周期短，因此不会被装置A 12和装置B 14解释为串行数据发送 的起始位。在时刻tl3,控制信号IDLE 18的下降沿出现，并且控制 信号IDLE 18在一定时段内保持为逻辑0，该一定时段是使时钟发生 装置12将控制信号IDLE 18解释为用于接收串行数据的起始位并且 使时钟发生装置12再次在时刻t14在时钟信号CLK 16中产生下降沿 (假设在时刻t14时，时钟信号CLK 16为逻辑1)所需要的时段。 该下降沿触发发送和接收时钟发生电路32使之产生接收时钟信号 CLK—RX的采样脉冲以便对所接收的串行数据RX进行采样。并且同时， 发送和接收时钟发生电路32启动计数器32 (参见图2)使之对串行 发送的预定数据位的时段进行递减计数，从而从所接收到的串行数据 RX采样出预定数量的位。
根据本发明，装置B 14仅仅在数据被接收或被发送以及数据必 须被处理时消耗功率。装置B 14自身对发送至装置C 22或从装置C 22接收到的数据进行处理。装置B 14还可能通过更多复合信号(例 如通过预定控制协议或者甚至是通过命令)来控制装置A 12。命令 可能串行或者并行地从装置B 14发送至装置C 12，并行发送时要求
多于单个的控制连接线路。
权利要求
1.一种串行数据通信系统(10)，其包括-本地时钟发生装置(12)，用于产生时钟信号(16)，该时钟信号的占空比取决于控制信号(18)，以及-串行数据通信控制装置(14)，用于根据串行数据信号的接收来产生所述控制信号(18)，并且用于由从所述本地时钟发生装置(12)接收到的所述时钟信号(16)得到发送和接收时钟信号(20，21)。
2. 如权利要求l所述的系统，其中所述本地时钟发生装置(12) 用于产生具有预定时钟的时钟信号(16)，如果所述控制信号(18) 包括第一状态，则该预定时钟具有第一占空比，如果所述控制信号(18)包括第二状态，则该预定时钟具有不同于第一占空比的第二占 空比。
3. 如权利要求l所述的系统，其中所述串行数据通信控制装置 (14)用于在所述串行数据信号被接收到一段预定时间之后，由从所述本地时钟发生装置(12)接收到的所述时钟信号(16)得到发送和 接收时钟信号(20， 21)。
4. 如权利要求l所述的系统，其中所述串行数据通信控制装置 (14)用于在所述控制信号(18)包括一个相应的状态时产生被所述时钟信号(16)的脉冲的下降沿所触发的接收时钟信号(21)的脉冲。
5. 如权利要求l所述的系统，其中该系统适于根据RS232标准 串行发送和接收数据。
6. —种本地时钟发生装置(12)，其包括_振荡器(26)，用于产生本地高频时钟信号(28)，以及 -时钟发生电路(30)，用于由所述本地高频时钟信号(28) 产生时钟信号(16)，该时钟信号的占空比取决于控制信号(18)。
7. —种串行数据通信控制装置(14)，其包括-发送和接收时钟发生电路(32)，用于由接收数据信号(34) 产生控制信号(18)，该控制信号(18)用于控制时钟信号(16)的 产生，以及-数据处理电路(36)，用于对从串行数据通信装置(22)接 收到的数据和将要发送至串行数据通信装置(22)的数据进行处理。
8. 如权利要求7所述的装置，其中所述发送和接收时钟发生电 路(32)包括具有多路复用器(38)的控制信号发生电路，该多路复 用器(38)在它的输入侧对接收数据信号(34)和恒定信号进行接收， 所述发送和接收时钟发生电路(32)还包括多路复用器控制电路(42, 44)，该多路复用器控制电路(42， 44)包括计数器(42)并且用于 根据该计数器(42)的计数来将所述多路复用器(38)的输入信号之 一切换至多路复用器输出端作为控制信号。
9. 一种串行数据通信方法，其中-本地时钟发生装置U2)产生时钟信号(16)，该时钟信号(16) 的占空比取决于控制信号(18)，以及-串行数据通信控制装置(14)根据串行数据信号的接收来产 生所述控制信号(18)，并且由从所述本地时钟发生装置(12)接收 到的所述时钟信号(16)得到发送和接收时钟信号(20， 21)。
全文摘要
一种串行数据通信系统(10)包括本地时钟发生装置(12)，用于产生时钟信号(16)，该时钟信号的占空比取决于控制信号(18)；以及串行数据通信控制装置(14)，用于根据串行数据信号的接收来产生所述控制信号(18)，并且用于由从所述本地时钟发生装置(12)接收到的所述时钟信号(16)得到发送和接收时钟信号(20，21)。
文档编号H03L7/00GK101351966SQ200680050224
公开日2009年1月21日 申请日期2006年12月14日 优先权日2006年1月3日
发明者克莱门斯·布赖特富斯 申请人:Nxp股份有限公司