专利名称：一种应用于多电源系智能卡芯片中的上电系统结构的制作方法
技术领域：
本发明是一种应用于多电源系智能卡芯片中的上电系统结构。
技术背景随着集成电路工艺的进步，智能卡中内核电路的电源电压逐步降低，而智能卡规范的外 部电源电压仍保持在5V，故在智能卡中就存在多个电源系。在上电过程中多个电源系的启动 将影响整个芯片系统的稳定性和可靠性。通过有效控制上电时各个电源系电路的正常启动可 以保证芯片系统的稳定启动和正常工作。当智能卡芯片中有两个或者两个以上电源时，在启动时各个电源系都将陆续启动工作， 各个电源系下的模块也启动。在以前的上电系统中，只是通过上电复位信号来保证最后系统 完成复位时各个电源系都有稳定的状态，并不保证在复位期间各个模块是否正常工作。在实 际情况中可能会出现完成复位时还有部分电路没有稳定或者上电复位因电源等的影响而错误 输出，最后导致系统错误。在本结构中利用有序上电，保证多个电源系中的各个模块都能有序的开始工作，在前一级电路模块稳定之后才开启后一级电路模块，进而保证从外部电源上电开始每个模块的工作 状态都可以受到控制，直到系统上电复位完成；这样在完成上电复位时内部各个信号的状态 都是可知的，可控的，就可以保证整个系统可靠稳定的开始工作。发明内容本发明的目的在于提供一种应用于多电源系智能卡芯片中的上电系统结构。 本发明结构可以用集成电路来实现，电路结构包括 一个带输出电压检测的基准电路，其电源为外部电源VCC，可以输出稳定的参考电压VREF，同时对输出参考电压进行简单检测 并输出电平跳变信号P0RU，本模块的参考电压VREF输出给稳压电路，其检测输出作为第一 个延迟模块的输入。一个稳压电路，主要为内核电路提供稳定电源VDD，包括一个使能端，在使能信号无效 时电路不工作，该使能信号由延迟电路的输出EN1提供；模块的输出VDD为内核电路和上电 复位电路等提供电源。如果芯片内部还需要另一个电源系，则需要两个稳压电路，其控制方 式与现在的稳压电路相同。两个延迟电路，延迟电路只对上升沿进行延迟，出现下降沿时不进行延迟而是直接输出。延迟电路1输入端连接基准电路的电压检测输出端P0RU，输出端EN1连接稳压电路的使能端， 同时连接延迟电路2的输入端，延迟电路1将基准电路电压检测输出的上升沿延迟一段时间后 输入给延迟电路2，同时也提供给稳压电路的使能端口；延迟电路2输入端连接延迟电路1 的输出端，输出端EN2连接上电复位电路的使能端，延迟电路2将延迟电路1输出的上升沿再 延迟后控制上电复位电路的使能端，同时EN2还可以用于其他内核电源系下模拟模块的使能 控制。一个内核电源电压检测电路，可用于上电复位控制，同时还用于正常工作中的电压检测。 本电路检测电压为内核电源电压，其输出为检测输出信号经延迟后的复位信号RESET;本电 路的使能端连接第延迟电路2的输出端EN2，输出端为系统的复位信号RESET,在上电之后模 块使能之前，模块输出为低电平；使能后电源电压高于检测点电压后输出上升沿检测信号， 该上升沿经延迟后输出后作为系统的复位完成信号提供给内核电路。本发明在多电源系芯片上电控制时需要根据基准和稳压电路的性能设定延迟电路的延迟 时间，在外部电源启动后，基准电路开始工作，在输出参考电压超过一定值后，基准电路电 压检测输出端输出上升沿信号，延迟电路1对该信号进行延迟，保证在延迟结束时基准电路 的输出参考电压己基本稳定；此时延迟电路1输出的上升沿控制稳压电路开始工作，且该上 升沿信号在延迟电路2中开始进行延迟。通过延迟电路2的延迟，在延迟电路2输出变为高电平的时候保证此时稳压电路的输出也已基本稳定；如有内核电源系模拟电路使能受控于延 迟电路2输出信号，则此时相应的模拟电路也开始工作，其中包括内核电源电压检测模块， 如果内核电源电压符合要求，则检测电路会输出一个上升沿检测信号，检测电路中的延迟电 路将该信号延迟一段时间后输出作为系统复位信号来完成系统复位。这样在系统开始正常工 作时可以保证其中的所有模块的状态都是可控的。 本发明电路结构如下一个带电压检测的基准电路，其电源输入端为外部电源VCC，可以输出稳定的参考电压 VREF，基准电路的参考电压输出连接稳压电路的参考电压输入端，电压检测输出PORU连接延 迟电路l的输入端。一个稳压电路，电源输入端为外部电源VCC，输入端为内核电路提供电源VDD;参考电压 输入端连接基准电路的参考电压输出端，使能端连接延迟电路1的输出端；延迟电路1，其输入端连接基准电路的电压检测输出端，输出端EN1作为稳压电路的使 能端，同时又连接延迟电路2的输入端，本延迟电路只对上升沿延迟，对下降沿不延迟；延迟电路2,其输入端连接延迟电路1的输出端，其输出端EN2连接内核电源电压检测 电路的使能端和内部电路中的其他模拟电路的使能端。一个内核电源电压检测电路，其检测电压输入为内核电源VDD，使能输入端连接延迟电 路2的输出，输出端连接内部电路的复位端。本发明利用基准电路，稳压电路、延迟电路和电压检测电路等构成的逐步控制的结构实 现了一种多电源系智能卡芯片中的上电系统结构，该结构可以实现在集成电路中。本发明结 构灵活精练，易于实现。该结构已经在智能卡芯片中使用。
图1是本发明提出的有序上电的上电系统结构；图2是本发明提出的多电源系上电系统结构的有序上电时序；具体实施方法如图1所示，除虚线框中的内核电路外，其他的电路组成了本发明提出的多电源系智能 卡芯片中的上电系统结构。该实例实现在CMOS工艺的集成电路中，外部电源VCC为5伏，上 电过程中VCC从0伏开始上升并最终稳定到5伏。整个结构包括带电压检测的基准电路，稳压电路，两个延迟电路，内核电源电压检测 电路；基准电路、稳压电路、延迟电路的电源为外部电源，基准电路的参考电压输出端提供 给稳压电路的参考电压输入端，基准电路的参考电压检测输出端连接延迟电路1的输入，延 迟电路1的输出端连接到稳压电路的使能端，同时也作为延迟电路2的输入端；稳压电路的 输出为内核电路的电源；延迟电路2的输出端连接内核电源电压检测电路的使能端，同时还 可以提供给内核电路中其他模拟电路，作为其使能端；内核电源电压检测电路的电源为稳压 电路的输出，输出端作为内核电路的逻辑复位信号。上述电路的工作原理如下设定基准输出上电稳定时间为20us;设定稳压电路输出在一 定负载时上电稳定时间为20us;设定延迟电路1延迟时间为25us，延迟电路2的延迟时间为 25us;设定电压检测电路中延迟时间为20us;外部电源电压VCC为5V，稳压电路输出1. 8V 电压VDD;在外部电源VCC开始上电后，基准电路开始工作，随着外部电源电压的升高基准电路输 出也逐步升高，接近稳定输出值，当输出电压值超过一定值后基准电路的参考电压检测PORU 信号输出高电平；PORU信号作为延迟电路1的输入，延迟电路将该上升沿延迟25us后基本 上基准的参考电压输出已经稳定；此时延迟输出信号EN1将稳压电路使能，稳压电路开始工 作，同时EN1信号进入延迟电路2，将EN1的上升沿信号进行延迟，经过延迟电路2的25us 的延迟，其输出EN2信号变为高电平时稳压电路的输出VDD基本稳定，此时由EN2控制的内部模拟电路开始工作时可以保证其电源电压已经是稳定的。EN2信号变为高电平后内核电源 电压检测电路开始工作，如果稳压电路输出电压VDD正常，则检测电路会输出一个上升沿信 号并对该上升沿信号进行延迟，延迟之后作为系统复位信号RESET提供给内部逻辑，这样在 系统完成复位时可以保证两个电源系中的各个子电路都已经稳定工作，进而就可以保证系统 的正常稳定。其工作时序图见图2。如果在电路中基准电路出现错误，则延迟电路的输入不会出现上升沿信号，稳压电路将 不工作，整个内核电路将一直处于无电状态；如果稳压电路出现问题，如果输出电压偏低， 则内核电源电压检测电路将不会输出上升沿信号，内部逻辑电路也将会一直处于复位状态， 从而保证系统不会出现误操作。
权利要求
1、一种应用于多电源系智能卡芯片中的上电系统结构，利用了逐步使能控制方法实现芯片内部各个电路模块的有序上电，该结构包括一个输出电压检测的基准电路(BG)、一个(或几个)带使能控制的稳压电路(VR)、两个延迟电路(延迟电路1和延迟电路2)、一个内核电源电压检测电路，其特征是该结构依据逐步稳定的原则，在前一级电路模块工作稳定之后才让后一级电路模块开始工作，保证各个模块都在其输入信号稳定后才开始工作，保证上电时各个电路模块可以有序上电并稳定启动。
2 、 根据权利要求1所述的一种应用于多电源系智能卡芯片中的上电系统结构，其特征是 带输出电压检测的基准电路(BG)由外部VCC提供电源，即使在VCC变化时仍能输出稳定的 参考电压VREF。
3 、 根据权利要求1所述的一种应用于多电源系智能卡芯片中的上电系统结构，其特征是 当带输出电压检测的基准电路(BG)输出的参考电压VREF高于一定电压时，电压检测输出端 输出一个上升沿信号。
4 、 根据权利要求1所述的一种应用于多电源系智能卡芯片中的上电系统结构，其特征是 带使能控制的稳压电路(VR)由外部VCC提供电源，电路有高电平有效的使能端，电路为内 核电路提供稳定的电源VDD。
5 、 根据权利要求1所述的一种应用于多电源系智能卡芯片中的上电系统结构，其特征是 延迟电路(延迟电路1和延迟电路2)只对上升沿信号进行延迟，其延迟时间由系统以及BG、 VR稳定时间决定。
6 、 根据权利要求1所述的一种应用于多电源系智能卡芯片中的上电系统结构，其特征是 内核电源电压检测电路对内核电源电压进行检测并延迟输出，输出端为内核电路提供复位信 号RESET。
7 、 根据权利要求1或6所述的一种应用于多电源系智能卡芯片中的上电系统结构，其特 征是当内核电源电压高于一定值时内核电源电压检测电路输出高电平信号，该上升沿信号将 被延迟并为内核电路提供复位信号RESET。
8 、 根据权利要求1或6或7所述的一种应用于多电源系智能卡芯片中的上电系统结构， 其特征是内核电源电压检测电路只对上升沿信号进行延迟，对下降沿信号不进行延迟，延迟 时间由系统要求和相关模块稳定时间决定。
全文摘要
本发明是一种应用于多电源系智能卡芯片中的上电系统结构。本结构依据逐步稳定的原则，对芯片系统中多个电源系电路进行控制，从外部电源上电开始，逐步使能，在前一级电路模块工作稳定之后才让后一级电路模块开始工作，通过本结构保证智能卡在上电时内部电路模块有序上电并稳定可靠启动。
文档编号H03K17/22GK101335513SQ20071011799
公开日2008年12月31日 申请日期2007年6月27日 优先权日2007年6月27日
发明者周建锁, 马纪丰 申请人:北京中电华大电子设计有限责任公司