专利名称：电平移位电路的制作方法
技术领域：
本发明涉及一种电平移位电路，且更特定言之，本发明特别涉及一种具 有低压输入级的电平移位电路。
背景技术：
图l显示了 一用于LCD (液晶显示器)模块的扫描驱动器中的现有电平移位 电路l,其将一低压数字信号转换为一高压数字信号。电平移位电路l包含四 个彼此耦接的HV(高压)M0S晶体管T1-T4。两个HV PM0S晶体管T1及T2的源极接 收电源电压VDDA(例如，9伏特或14伏特)。两个HV腿OS晶体管T3及T4的源极 及基板(substrate)连接至接地电压VSSA。当将一具有低压高逻辑状态(例如， 3. 3伏特)的输入信号IN施加于HV丽OS晶体管T3的4册^l处时，HV PMOS晶体管 T2藉由导电(conductive)的HV NMOS晶体管T3将其4册才及接地而^皮导通(turn on)。 HV NM0S晶体管T4藉由一施加于其栅极处的具有低压低逻辑状态(亦即， O伏特)的反相信号INB(输入信号IN的反相信号)而被关闭(turn off)。因此， 输出信号DDX显示电源电压VDDA的高压高逻辑状态。同时，HV PM0S晶体管T1 被关闭，且其栅极处于电源电压VDDA下。亦即，低压高逻辑状态(例如，3.3 伏特)藉由电平移位电路l而被转换为高压高逻辑状态(例如，9伏特或14伏 特)。当输入信号IN切换至低压低逻辑状态(亦即，O伏特)且反相信号INB切换 至低压高逻辑状态(例如，3. 3伏特)时，HV丽0S晶体管T3得以关闭且HV画OS 晶体管T4得以导通。HV PM0S晶体管T1藉由导电的HV丽OS晶体管T4将其4册极 接地而得以导通，且HV PMOS晶体管T2藉由使其4册极经由导电的HV NMOS晶体 管T1接收电源电压VDDA而得以关闭。因此，输出信号DDX显示高压低逻辑状态 (亦即，O伏特)。亦即，低压低逻辑状态(亦即，0伏特)藉由电平移位电路1 而被转换为高压低逻辑状态(亦即，O伏特)。当在一些低压应用(low-voltage appl ication)中反相信号INB自低压低 逻辑状态切换至低压高逻辑状态(亦即，自0伏特切换至约1.6伏特)时，不易 导通具有约l. 4伏特的阈值电压(threshold voltage)的HV NM0S晶体管T4。此导致一些问题。首先，输出信号DDX自高逻辑状态切换至低逻辑状态的时间 会因此增加。第二，可能在所有四个HV晶体管T1-T4皆导通时产生DC电流路径。 第三，由于前两个问题而会消耗大量电流。第四，由于DC电流栓锁(latch) 而使得转态(switching states)失败。现有解决此问题的方案为添加一电荷 泵(charge pump)将输入信号IN及反相信号INB的电压电平自1. 6伏特提高 (boost)至3. 2伏特。然而，低压应用的特性将导致由电荷泵累积的电荷受到 限制。因此，此种现有解决方案需要^f吏用到一大型电容器(相当于大的面积)。发明内容本发明提供一具有低压输入级的电平移位电路，其藉由添加两个LV (低 压)M0 S晶体管来提高在低压应用(诸如L C D面板的源极驱动器(s o u r c e drivers))中的转态能力。本发明揭示一种具有低压输入级的电平移位电路，其包含将一输入信号 转换为 一输出信号的至少 一电平移位单元。该电平移位单元包含第 一晶体管、 第二晶体管、第三晶体管、第四晶体管、第五晶体管及第六晶体管。第一晶 体管接收电源电压及第一栅极控制信号以产生第二栅极控制信号。第二晶体 管接收电源电压及第二栅极控制信号以产生第一栅极控制信号。第三晶体管 接收输入信号以将第二4册极控制信号接地。第四晶体管接收输入信号的反相 信号以将第一栅极控制信号接地。第五晶体管接收第一控制信号以将第二栅 极控制信号转移至第三晶体管。第六晶体管接收第一控制信号以将第一栅极 控制信号转移至第四晶体管。
图l显示一现有电平移位电if各；图2显示本发明第一实施例的具有低压输入级的电平移位电路；及图3显示本发明第二实施例的具有低压输入级的电平移位电路。附图符号说明1、 2、 3 电平移位电路 10 电平移位单元DB 第一栅极控制信号 DD 第二栅极控制信号DDX、 DXB输出信号 DIN反相信号DINB、 IN输入信号 EN 第二控制信号M2第二晶体管M4 第四晶体管 M6 第六晶体管INB输入信号IN的反相信号Ml第一晶体管 M3第三晶体管 M5 第五晶体管Tl、 T2、 T3、 T4 HV M0S晶体管M7 开关/PM0S晶体管 VDDA 电源电压VB第一控制信号 VSSA 接地电压。
具体实施方式
图2显示本发明第一实施例的具有低压输入级的电平移位电路2。具有低 压输入级的电平移位电路2包含一将输入信号DINB转换为输出信号DXB的电平 移位单元IO。该电平移位单元10包含第一晶体管M1、第二晶体管M2、第三晶 体管M3、第四晶体管M4、第五晶体管M5及第六晶体管M6。第一、第二、第五 及第六晶体管M1、 M2、 M5及M6为HV(高压)晶体管(标示成一具有斜线区域的圓 圈)。第三及第四晶体管M3、 M4为LV(低压)晶体管。第三晶体管M3的基板及源 极、第四晶体管M4的基板及源极、第五晶体管M5的基板及第六晶体管M6的基 板连接至接地电压VSSA。第一及第二晶体管M1、 M2的基板连接至电源电压 VDDA(例如，9伏特或14伏特，其通常用作LCD面板的源极驱动器中的模拟信号 的高逻辑状态)。第二晶体管M2经由其源极而耦接至第一晶体管M1的源极。第 三晶体管M3经由其漏极而耦接至第五晶体管M5的源极。第四晶体管M4经由其 漏极而耦接至第六晶体管M6的源极。图2的具有低压输入级的电平移位电路2的操作原理说明如下。以下考虑 第一控制信号VB具有足够高的电压以导通第五及第六晶体管M5及M6的情形。 当输入信号DINB处于低压高逻辑状态(例如，3. 3伏特)且输入信号DINB的反相 信号DIN处于低压低逻辑状态(亦即，0伏特)时，第二晶体管M2藉由导电的第 五晶体管M5及导电的第三晶体管M3将其栅极接地而被导通。因此，自第四晶 体管M4的漏极撷取的输出信号DXB显示为高压高逻辑状态，其电平等于第一控 制信号VB减去第六晶体管M6的阈值电压。因此，输出信号DXB的电平藉由第一 控制信号VB的电平而得以固定(clamp)，且第一控制信号VB的电平可经适当设 计以决定输出信号DXB的电平以保护LV第四晶体管M4。同时，第一晶体管M1 藉由使其栅极接收具有电源电压VDDA电平的高逻辑状态的第 一栅极控制信号DB而被关闭。亦即，藉由具有低压输入级的电平移位电路2将具有低压高逻辑 状态(亦即，3. 3伏特)的输入信号DINB转换为具有高压高逻辑状态(亦即， VDDA)的输出信号DXB。当输入信号DINB切换至低压低逻辑状态且输入信号 DINB的反相信号DIN处于低压高逻辑状态时，第一晶体管M1藉由导电的第六晶 体管M6及导电的第四晶体管M4将其栅极接地而被导通。因此，自第四晶体管 M4的漏极擷取的输出信号DXB显示接地电压VSSA的高压低逻辑状态。同时，第 二晶体管M2藉由使其栅极接收具有电源电压VDDA电平的高逻辑状态的第二栅 极控制信号DD而被关闭。亦即，藉由具有低压输入级的电平移位电路2将具有 低压低逻辑状态(亦即，G伏特)的输入信号DINB转换为具有高压低逻辑状态 (亦即，VSSA)的输出信号DXB。图3显示本发明第二实施例的具有低压输入级的电平移位电路3。与图2 中的第一实施例比较，该第二实施例进一步包含开关M7 (在目前实施例中是一 PM0S晶体管)。PM0S晶体管M7接收第二控制信号EN以将电源电压VDDA转移至第 一晶体管M1及第二晶体管M2。第二控制信号EN用于在切换输入信号DINB状态 时关闭PM0S晶体管M7。 PM0S晶体管M7经由其源极而耦接至电源电压VDDA，且 在其栅极处接收第二控制信号EN。第二实施例的操作类似于第一实施例的操 作，在此将其省略。对于以上实施例而言，当将本发明的具有低压输入级的电平移位电路用 于LCD面板的源极驱动器中时，电源电压VDDA将用作模拟信号的高逻辑状态。 另外，第五晶体管M5的源极及漏极可彼此对调连接且第六晶体管M6的源极及 漏极也可彼此对调连接。根据上述实施例，添加两个具有比HVMOS晶体管较低的阈值电压的LVMOS 晶体管，且本发明的电平移位电路的输入级仍可接收低压输入而不会发生如 图l现有电平移位电路的问题。因此，改善了本发明的电平移位电路的转态能 力。另夕卜，藉由引入第一控制信号来决定输出信号的电平而使该等两个LVMOS晶体管免于来自电源电压的高压损害。本发明的技术内容及技术特点已揭示如上，然而熟悉本项技术的人士仍 可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因 此，本发明的保护范围应不限于实施例所揭示者，而应包含各种不背离本发 明的替换及修饰，并为本发明的申请专利范围所涵盖。
权利要求
1.一种电平移位电路，包含至少一电平移位单元，其将一输入信号转换为一输出信号，该电平移位单元包含第一晶体管，其接收一电源电压及一第一栅极控制信号以产生一第二栅极控制信号；第二晶体管，其接收该电源电压及该第二栅极控制信号以产生该第一栅极控制信号；第三晶体管，其接收该输入信号以将该第二栅极控制信号接地；第四晶体管，其接收该输入信号的一反相信号以将该第一栅极控制信号接地；第五晶体管，其接收一第一控制信号以将该第二栅极控制信号转移至该第三晶体管；及第六晶体管，其接收该第一控制信号以将该第一栅极控制信号转移至该第四晶体管。
2. 如权利要求1所述的电平移位电路，其进一步包含一开关，其接收第二 控制信号以将该电源电压转移至该第一晶体管及该第二晶体管。
3. 如权利要求2所述的电平移位电路，其中，该开关为晶体管，其经由其 源极而耦接至该电源电压，且在其栅极处接收该第二控制信号。
4. 如权利要求1所述的电平移位电路，其中，该输出信号是自该第四晶体 管的漏极擷取，且当该输入信号处于一高逻辑状态时该输出信号的电平高于 该输入信号的电平。
5. 如权利要求1所述的电平移位电路，其中，该输出信号的该电平是藉由 该第一控制信号的电平而决定。
6. 如权利要求1所述的电平移位电路，其中，该第一晶体管、该第二晶体 管、该第五晶体管及该第六晶体管是高压MOS晶体管，且该第三晶体管及该第 四晶体管是低压MOS晶体管。
7. 如权利要求1所述的电平移位电路，其中，该第三晶体管的基板及源极、 该第四晶体管的基板及源极、该第五晶体管的基板及该第六晶体管的基板连才妄至一"l妄;也电压。
8. 如权利要求1所述的电平移位电路，其中，该第一晶体管的基板及该第 二晶体管的基板连接至该电源电压。
9. 如权利要求l所述的电平移位电路，其中，该第二晶体管经由其源极而 耦接至该第 一晶体管的源极。
10. 如权利要求l所述的电平移位电路，其中，该第三晶体管经由其漏极 而耦接至该第五晶体管的源极，且该第四晶体管经由其漏才及而耦4妄至该第六 晶 体管的源极。
11. 如权利要求l所述的电平移位电路，其是用于一LCD面板的一源极驱动 器中。
12. 如权利要求l所述的电平移位电路，其中，该电源电压是用作模拟信 号的高逻辑状态。
13. —种电平移位电路，其包含 第一晶体管，其具有接收电源电压的源极；第二晶体管，其具有接收该电源电压的源极、耦接至该第一晶体管的栅 极的漏极及耦接至该第 一晶体管的漏极的栅极；第三晶体管，其具有接收第二电压的源极及接收输入信号的栅极； 第四晶体管，其具有接收该第二电压的源极及一接收该输入信号的反相信号的栅极；第五晶体管，其具有接收一第一控制信号的栅极、耦接至该第一晶体管 的漏极的第一源极/漏极及耦接至该第三晶体管的漏极的第二源极/漏极；及第六晶体管，其具有接收该第一控制信号的栅极、耦接至该第二晶体管 的漏极的第 一源极/漏极及耦接至该第四晶体管的漏极的第二源极/漏极。
14. 如权利要求13所述的电平移位电路，其中，该第一控制信号用于使该 第三晶体管的漏极及该第四晶体管的漏极上的电压低于 一预定电平。
15. 如权利要求14所述的电平移位电路，其进一步包含一开关，其一端接 收该电源电压且另 一端耦接至该第 一 晶体管的源极及该第二晶体管的源极， 且其受一第二控制信号控制，其中，该第二控制信号用于使该开关在转移该 输入信号时^皮关闭。
16. 如权利要求15所述的电平移位电路，其中，该第一晶体管、该第二晶 体管、该第五晶体管及该第六晶体管为高压MOS晶体管，且该第三晶体管及该 第四晶体管为低压M0S晶体管。
全文摘要
本发明揭示一种电平移位电路(level shift circuit)，其将一输入信号转换为一输出信号。该电平移位电路包含至少一电平移位单元。该电平移位单元包含一第一晶体管，其接收一电源电压及一第一栅极控制信号以产生一第二栅极控制信号；一第二晶体管，其接收该电源电压及该第二栅极控制信号以产生该第一栅极控制信号；一第三晶体管，其接收该输入信号以将该第二栅极控制信号接地；一第四晶体管，其接收该输入信号的一反相信号以将第一栅极控制信号接地；一第五晶体管，其接收一第一控制信号以将该第二栅极控制信号转移至该第三晶体管；及一第六晶体管，其接收该第一控制信号以将第一栅极控制信号转移至该第四晶体管。该输出信号的电平由该第一控制信号的电平决定。
文档编号H03K19/0185GK101222225SQ20071014964
公开日2008年7月16日 申请日期2007年9月10日 优先权日2006年12月4日
发明者张育瑞 申请人:奇景光电股份有限公司