专利名称：电流低压高速比较器的制作方法
技术领域：
本发明涉及一种深亚微米的低压高速比较器的电路，尤其涉及的是一种电流模的深亚微米的低功耗高速比较器的微电子电路。
背景技术：
随着便携式设备的广泛使用，功能越来越多，重量越来越轻，但电池能有效减轻的重量是有限的，这些特点有赖于低功耗芯片的使用和研制。影响模拟电路功耗的几个因素中，比较器的功耗占用比例比较大，在高速时尤其明显，如何在保证比较功能的前提下设计低功耗高速比较器是一个重要的研究课题。
图1是现有技术的通用电压比较器的电路框图，该通用电压比较器100中，我们通用的设计方法是预放大器140、判决器150、缓冲放大器160、偏置电路110，如图1所示，有时为了减小电压失调，在预放级前加上失调消除结构130，例如开关电容接入机制或者是采样机制；为了获得快速，在判决器中加入钟控或者锁存比较器起到加速的作用，这时还需时钟控制电路120。这种结构已经成为电压模比较器的一种最通用的设计方法。但对于低电源电压下，如1.2V甚至更低，这些方法对高速比较器的设计都要打折扣，因为电压冗余很少，动态范围受限，导致比较器的速度在500MHz时就很难设计。
电流模电路比电压模电路有很多优点，如低电源电压、宽带宽、可调的输入阻抗、高的压摆率、随电源和地信号的波动小。用电流模电路改造图1所示的电压模比较器对于提高低压比较器的速度是很有用途的。但电流模电路也有缺点第一，主要的限制是缺少适当的输入级支路；第二，通常初始的输出支路的不平衡引起快速的响应，导致比较动作前一些输出管容易工作在三极区；第三，比较器的精度依赖于输入级的失调，而失调和硅工艺的失配是相连的。
US2006164126也发明了一种高速比较器，其中对再生锁存器进行特别的修改，增加电阻隔离P型(PFF)锁存器和N型(NFF)锁存器，并且增加尾电流控制机制，但对于低压的适应度，并不够充分。为了克服这些缺点，本发明提出一种新的电流模的深亚微米的高速比较器的电路。考虑到低压下的要求，本发明利用电流模输入级，并改造再生锁存器，形成新的线路装置。
发明内容
鉴于上述技术问题，本发明的目的在于提供一种电流模的低压高速比较器，其既能够克服电压模比较器，又能够在保证低压的要求下高速运行。
根据本发明的第一方面的电流低压高速比较器，包括AB类电流镜输入电路，与第一输入电流信号Iinp和第二输入电流信号Iinn相连，用于提高输入范围，减小输入失调，产生第一输出(Ip)和第二输出In，提高输出摆幅动态范围和对工艺的容忍度；偏置电路，与AB类电流镜输入电路的第一输入端VB1和第二输入端VB2连接，用于产生AB类电流镜输入电路的电流偏置或电压偏置；再生锁存器，与AB类电流镜输入电路的输出端连接，用于锁存并比较AB类电流镜输入电路的第一输出Ip和第二输出In；时钟控制电路，用于生成控制再生锁存器用的第一时钟f1和第二时钟f2，第一时钟f1和第二时钟f2为两相非重叠时钟；以及SR锁存器，与再生锁存器的输出端连接，用于稳定再生锁存器的输出在数字输出电平。
在上述电流低压高速比较器中，再生锁存器包括第一MOS管MP1，用于预充电；第二MOS管MP2，与第一MOS管MP1的源极相连；第三MOS管MP3，与第二MOS管MP2形成一对第一再生锁存管PFF，其栅极与第一MOS管MP1的漏极相连；第四MOS管MP4，用于预充电，其漏极与第二MOS管MP2的栅极相连，其中，第一MOS管MP1、第二MOS管MP2、第三MOS管MP3、第四MOS管MP4的源极相连在一起；第五MOS管MP5，根据时钟控制电路所生成的第二时钟f2进行动作，在复位相时将第一再生锁存管PFF的两端短接，从而起到复位的作用；第六MOS管MP6，其源极与第二MOS管MP2的漏极相连；第七MOS管MP7，其源极与第三MOS管MP3的漏极相连；第八MOS管MN1，用于预充电，其栅极与第六MOS管MP6的漏极相连；第九MOS管MN2，其漏极与第六MOS管MP6的漏极相连；第十MOS管MN3，与第九MOS管MN2一起形成第二再生锁存管NFF，其栅极与第八MOS管MN1的漏极相连，其漏极与第七MOS管MP7的漏极相连；第十一MOS管MN4，其漏极与第九MOS管MN2的栅极相连，其中，第八MOS管MN1、第九MOS管MN2、第十MOS管MN3、第十一MOS管MN4的源极相连在一起；第十二MOS管MN5，与AB类电流镜输入电路的第一输出Ip相连，根据时钟控制电路所生成的第一时钟f1进行动作，对接入的AB类电流镜输入电路的输出电流的路径起到分开复位相和再生相的作用，其漏极与第二MOS管MP2的漏极相连；第十三MOS管MN6，与AB类电流镜输入电路的第二输出In相连，根据时钟控制电路所生成的第一时钟f1进行动作，对接入的AB类电流镜输入电路的输出电流的路径起到分开复位相和再生相的作用，其漏极与第三MOS管MP3的漏极相连；以及反相器Inv1，连接在第四MOS管MP4的栅极和第十一MOS管MN4的栅极之间，用于取得第一再生锁存管PFF和第二再生锁存管NFF的控制端的同步。
在上述电流低压高速比较器中，当电流低压高速比较器处于复位模式、即第一时钟f1为1，第二时钟f2为0时，AB类电流镜输入电路与再生锁存器断开连接，第一再生锁存管PFF的第二MOS管MP2和第三MOS管MP3的各自的源极和漏极相连，起到复位作用；第二再生锁存管NFF的第九MOS管MN2和第十MOS管MN3的各自的源极和漏极相连，起到复位作用；第一再生锁存管PFF与第二再生锁存管NFF断开；第五MOS管MP5导通。
在上述电流低压高速比较器中，当电流低压高速比较器从复位模式向再生锁存模式转换、即第一时钟f1为1，第二时钟f2为1时，AB类电流镜输入电路与再生锁存器断开连接，第一再生锁存管PFF的第二MOS管MP2和第三MOS管MP3的各自的源极和漏极相连，起到复位作用；第二再生锁存管NFF的第九MOS管MN2和第十MOS管MN3的各自的源极和漏极相连，起到复位作用；第一再生锁存管PFF与第二再生锁存管NFF断开，同时起锁存再生作用；第五MOS管MP5截止。
在上述电流电压高速比较器中，当电流低压高速比较器处于再生锁存模式、即第一时钟f1为0，第二时钟f2为1时，AB类电流镜输入电路与再生锁存器相连接；第一再生锁存管PFF的第二MOS管MP2和第三MOS管MP3的各自的源极和漏极不相连，第二再生锁存管NFF的第九MOS管MN2和第十MOS管MN3的各自的源极和漏极不相连，起到锁存再生作用；第一再生锁存管PFF与第二再生锁存管NFF相连，同时起锁存再生作用；第五MOS管MP5截止。
此外，在上述电流低压高速比较器中，第一MOS管MP1至第七MOS管MP7是P型场效应管，第一再生锁存管(PFF)是P型的再生锁存管；第八MOS管MN1至第十三MOS管MN6是N型场效应管，第二再生锁存管NFF是N型的再生锁存管；或者在将再生锁存器的结构沿水平轴方向180°旋转后，第一MOS管MP1至第七MOS管MP7是N型场效应管，第一再生锁存管PFF是P型的再生锁存管；第八MOS管MN1至第十三MOS管MN6是P型场效应管，第二再生锁存管NFF是P型的再生锁存管，也就是说，用PMOS管替代NMOS，用NMOS替代PMOS，第一MOS管MP1至第七MOS管MP7是N型场效应管；第八MOS管MN1至第十三MOS管MN6是P型场效应管。
此外在上述比较器中，再生锁存器也可以包括第一MOS管MP1，用于预充电；第二MOS管MP2，其漏极与AB类电流镜输入电路的第一输出Ip相连；第三MOS管MP3，与第二MOS管MP2形成一对第一再生锁存管PFF，其栅极与第一MOS管MP1的漏极相连，其漏极与AB类电流镜输入电路的第二输出In相连；第四MOS管MP4，用于预充电，其漏极与第二MOS管MP2的栅极相连，其中，第一MOS管MP1、第二MOS管MP2、第三MOS管MP3、第四MOS管MP4的源极相连在一起；第十MOS管MN3，其栅极与第一MOS管MP1的栅极相连，其漏极与第二MOS管MP2的漏极相连，根据时钟控制电路所生成的第一时钟f1进行动作；第十一MOS管MN4，其漏极与第三MOS管MP3的漏极相连，根据时钟控制电路所生成的第一时钟f1进行动作，其源极与SR锁存器相连；第十二MOS管MN5，根据时钟控制电路所生成的第二时钟f2进行动作，在复位相时把NFF的两端短接从而起到复位的作用，其漏极与第十MOS管MN3的源极相连；第八MOS管MN1，用于预充电，其漏极与第十MOS管MN3的源极相连，其栅极与第十二MOS管的源极相连；以及第九MOS管MN2，与第八MOS管MN1一起形成第二再生锁存管NFF，其栅极与第十二MOS管MN5的漏极相连，其漏极与第十一MOS管MN4的源极相连，其源极与第八MOS管MN1的源极相连。
在上述电流低压高速比较器中，当电流低压高速比较器处于复位模式时，AB类电流镜输入电路与第一再生锁存管PFF相连接；第二再生锁存管NFF的第八MOS管MN1和第九MOS管MN2的各自的源极和漏极不相连，第八MOS管MN1的漏极和第九MOS管MN2的漏极相连，起到复位作用；第一再生锁存管PFF与第二再生锁存管NFF断开；第五MOS管MP5导通。
在上述电流低压高速比较器中，当电流低压高速比较器处于数据读取和零偏置状态时，AB类电流镜输入电路与再生锁存器相连接；第二再生锁存管NFF的第八MOS管MN1和第九MOS管MN2的各自的源极和漏极不相连，第八MOS管MN1的漏极和第九MOS管MN2的漏极相连，起到复位作用；第一再生锁存管PFF与第二再生锁存管NFF断开；第五MOS管MP5导通。
在上述比较器中，当电流低压高速比较器处于再生模式时，AB类电流镜输入电路与再生锁存器相连接；第一再生锁存管PFF的第二MOS管MP2和第三MOS管MP3的各自的源极和漏极不相连，第二再生锁存管NFF的第九MOS管MN2和第十MOS管MN3的各自的源极和漏极不相连，起到锁存再生作用；第一再生锁存管PFF与第二再生锁存管NFF相连，同时起锁存再生作用；第五MOS管MP5截止。
在上述电流低压高速比较器中，第一MOS管MP1至第4MOS管MP4是P型场效应管；第八MOS管MN1至第十三MOS管MN5是N型场效应管；或者根据PMOS管和NMOS管对称对调的方法，用PMOS管替代NMOS，用NMOS替代PMOS，也就是说沿水平轴方向180°旋转后，第一MOS管MP1至第四MOS管MP4是N型场效应管；第八MOS管MN1至第十三MOS管MN5是P型场效应管。
根据本发明，其既能够克服电压模比较器，又能够在保证低压的要求下高速运行。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中 图1是现有技术的通用电压比较器的电路框图； 图2是本发明提出的电流模的低压高速比较器的电路的原理框图； 图3是本发明图2中的AB类电流镜class1和class2的内部结构； 图4是本发明图2中的偏置电路的基于浮置电流源的一个实施例以及相应的AB类电流镜输入电路的电路图； 图5是本发明图2中的偏置电路的基于浮置电压源的一个实施例以及相应的AB类电流镜的电路图； 图6是本发明的第一实施例的再生锁存器的结构示意图； 图7是图6的再生锁存器复位相时的两相不重叠时钟f1、f2的时序图； 图8是图6的复位相(f1＝1，f2＝0)时的简化图； 图9是图6的复位相向再生相转换(f1＝1，f2＝1)时的简化图； 图10是图6的再生锁存相(f1＝0，f2＝1)时的简化图； 图11是本发明第二实施例的再生锁存器的结构示意图； 图12是图11中两相不重叠时钟f1、f2的时序图； 图13是图11的再生锁存比较电路的复位状态(f1＝0，f2＝1)的电路； 图14是图11的再生锁存比较电路的失调消除相(f1＝1，f2＝1)的电路； 图15是图11的再生锁存比较电路的再生相(f1＝1，f2＝0)的电路。
具体实施例方式 以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
图2是本发明提出的电流模的低压高速比较器的电路的原理框图，本发明中，保留图1的整体结构，但把基于电压模的预放级改造成两个甲乙类(CLASS AB)的电流镜输入结构，并对甲乙类电流镜输入电路的偏置电路给出图4和图5两种设计结构。
如图2所示，电流低压高速比较器200包括AB类电流镜输入电路230，与第一输入电流信号Iinp和第二输入电流信号Iinn相连，用于提高输入范围，减小输入失调，产生第一输出(Ip)和第二输出In，提高输出摆幅动态范围和对工艺的容忍度；偏置电路210，与AB类电流镜输入电路的第一输入端VB1和第二输入端VB2连接，用于产生AB类电流镜输入电路230的电流偏置或电压偏置；再生锁存器240，与AB类电流镜输入电路230的输出端连接，用于锁存并比较AB类电流镜输入电路230的第一输出Ip和第二输出In；时钟控制电路220，用于生成控制再生锁存器240用的第一时钟f1和第二时钟f2，第一时钟f1和第二时钟f2为两相非重叠时钟；以及SR锁存器250，与再生锁存器的输出端连接，用于稳定再生锁存器的输出在数字输出电平。
图3是现有技术的甲乙类(class AB)类电流镜电路，也是本发明图2中的AB类电流镜class1和class2的内部结构，其输出摆幅可以从电源VDD到地VSS，该电流源有很高的精度，很好的线性，而且由于P管和N管的互补性，高的输出阻抗，还能提供好的动态范围以及对工艺的容忍度。
如图3所示，上述偏置电路和AB类电流镜输入电路也可以包括第一PMOS管M1、第二PMOS管M2、第三NMOS管M3和第四NMOS管M4，PMOS管M1栅漏间连接电压源VB1，其栅极和第二PMOS管M2的栅极连接，第三NMOS管M3栅漏间连接电压源VB2，其栅极和第四NMOS管M4的栅极连接，第三NMOS管M3的漏极和第一PMOS管M1的漏极相连到电流输入Ii，第四NMOS管M4的漏极和第二PMOS管M2的漏极相连到电流输出Io。电压源VB1和VB2构成浮置电压偏置。
图4是本发明图2中的偏置电路的基于浮置电流源的一个实施例以及相应的AB类电流镜输入电路的电路图，图4所示的偏置电路410，由VDD和VSS各连接到IB电流源，IB电流源和NMOS管M7和PMOS管M8两个MOS管连接，其中NMOS管M7和PMOS管M8的栅漏相连，分别连接到VB1和VB2，VB1和VB2就是AB类电流镜输入电路的输入，NMOS管M7和第二PMOS管M8的源极相连连接到VDD/2，IB电流通道分别和VDD和VSS连通，贯通整个电流支路，偏置电路410是基于浮置电流源(floatingcurrent source由M5、M6、M7、M8四个MOS管组成)的甲乙类电流镜输入电路的偏置结构，是经典结构，其电流输入范围宽。
图5是本发明图2中的偏置电路的基于浮置电压源的一个实施例以及相应的AB类电流镜的电路图，图5中的偏置电路510是基于浮置电压源(floating bias voltage)甲乙类电流镜输入电路，其中电压源VB1和VB2就是电压偏置，这种偏置适合衍生成更多的动态偏置，进一步降低电源电压。
然后，对再生锁存器结构进行改进设计，设计成如图6和图11所示的两种结构。
如图2所示，电流低压高速比较器包括偏置电路210，其输出为VB1和VB2，VB1和VB2连接到一对全差分的AB类电流输入级class1和class2(AB类电流镜输入电路230)的输入端VB1和VB2，class1和class2的结构是如图3，class1和class2的各自的输出端O连接到再生锁存器240的输入端Ip和In，再生锁存器连接到一个SR锁存器250，同时时钟控制电路220提供两相不重叠时钟f1、f2给再生锁存器240。在1.2V的低电源电压仿真，电流低压高速比较器200的速度可以达到GHz，输入电流差值灵敏度达20nA。
假设Cp是总的寄生电容，ΔV是输入节点的电平，Δi是两个输入电流的差值，根据无锁存的电流低压高速比较器的比较时间公式要减小输入阻抗意味着中减小Cp和ΔV，并且改善比较的速度。假设MOS管的跨导匹配，忽略体效应，会发现AB类电流输入电路输入电阻是跨导的倒数由于gm通常很大，所以Rin很小，这对于被比较的两个输入电流的范围是十分有益的。
除此之外，AB类型的配置允许我们减少器件失配引起的偏置误差、非线性失真以及功耗。在非常高精度时，AB类电流镜的非线性仍然是一个基本的限制。
AB类型失配的主要贡献者是几何失配，跨导参数和阈值电压。如在PMOS和NMOS的阈值电压失配时，在一定的输入信号频率下，就会出现三次失配失真。则在实际的设计中，对以上因素折衷考虑，形成输入失调小的AB类电流镜。
图6是本发明的第一实施例的再生锁存器的结构示意图，如图6所示，MP2、MP3形成一对P管再生锁存管PFF，MN2、MN3形成一对N管再生锁存管NFF，MP1、MP4是预充电用的，MN1、MN4也是预充电用的，MN5、MN6是对接入的AB类电流镜输入电路的输出电流的路径起到分开复位相和再生相的作用，MP5是在复位相时把PFF的两端短接从而起到复位的作用，MP6、MP7分别加入在MP2/MN2、MP3/MN3的漏极之间。反相器Inv1是为了在N管的控制端和P管的控制端同步的作用。图7示出了图6的再生锁存器复位相时的两相不重叠时钟f1、f2的时序图；图8是图6的复位相(f1＝1，f2＝0)时的简化图，这时Ip和In是和锁存器断开的，两个PFF管MP2和MP3各自的源极和漏极相连，起到复位作用，同样两个NFF管MN2和MN3也是源极和漏极相连，起到复位作用，并且PFF和NFF之间是断开的，避免电源到地的短路，需说明的是MP5管的两端是连接的。图9是图6的复位相向再生锁存相转换(f1＝1，f2＝1)时的简化图，不同于图7的是MP5管的两端是断开的；图10是图6的再生锁存相(f1＝0，f2＝1)时的简化图，这时Ip和In是和锁存器连接，两个PFF管MP2和MP3各自的源极和漏极是不相连，同样两个NFF管MN2和MN3也是源极和漏极不相连，这样PFF和NFF同时起锁存再生作用，需说明的是MP5管的两端也是断开的。这样，在再生相把数据迅速推向电源电压的满幅度，从而提高整个比较器的速度。
图11是本发明第二实施例的再生锁存器的结构示意图，快速再生锁存器的另一种结构如图10，MP2、MP3形成一对P管再生锁存管PFF，MN1、MN2形成一对N管再生锁存管NFF，MP1，MP4是预充电用的，MN3、MN4分别加入在MP2/MN1、MP3/MN2的漏极之间，MN5连接在MN1和MN2的漏极之间，MN5是在复位相时把NFF的两端短接从而起到复位的作用。这种情况下不用反相器INV1。f1和f2是两相非重叠时钟，图12是图11中两相不重叠时钟f1，f2的时序图，其时序和值都与图7稍有不同，比较器的动态操作分成三个主要的时间周期复位相f2、数据读取和零偏置相f21、以及最终的再生相f1。
图13是图11的再生锁存比较电路的复位状态(f1＝0，f2＝1)的电路，在f2相，如图13所示，比较器处于复位模式，这时Ip和In是与PFF锁存管相连的，两个PFF管MP2和MP3各自的源极和漏极相连，起到复位作用，但两个NFF管MN2和MN3也是源极和漏极不相连，而是漏极相连，也能起到复位作用，并且PFF和NFF之间是断开的，避免电源到地的短路，需说明的是MP5管的两端是连接的；电流流过闭环复位开关MN5，迫使前两个逻辑电压相等。在输入电流建立判决后，一个正比于输入电流差的电压在输入之间建立。这个电压在随后的再生时间期间起着初始的不平衡。同时，随着PFF的复位，NFF也被两个闭合的MOS管连接到地而复位。结果，CMOS锁存器被设置成不稳定的高增益模式。
图14是图11的再生锁存比较电路的失调消除相(f1＝1，f2＝1)的电路，在读取数据零偏置的间隔相f12，如图14所示，不同于图13的是MN3和MN4管的两端是不再断开，而是相连的。于是图13检测到的电流差开始放大，第二步非常重要，不仅仅提升再生的速度，减小了PFF和NFF的失调电压和电荷注入误差电压，由于整个等效输入偏置电压由AB类电流镜的输入失调电压、PFF的失调电压、NFF的失调电压以及MN5开关在复位时的电荷注入误差电压来决定，所以减少了整个的输入偏置电压。
图15是图11的再生锁存比较电路的再生相(f1＝1，f2＝0)的电路。最后，电路在再生相f1配置，如图15所示，这时Ip和In是与锁存器连接，两个PFF管MP2和MP3各自的源极和漏极是不相连，同样两个NFF管MN1和MN2也是源极和漏极不相连，这样PFF和NFF同时起锁存再生作用，需说明的是MN5管的两端也是断开的。PFF和NFF一起再生输入节点的差值电压，不久就迅速地放大电压摆幅到等于电源电压。最终，在输出增加一个SR锁存器来稳定输出电压到一个完全的互补数字数字输出电平。因此整个比较器的时间与MN5的等效电阻成反比，与AB类电流镜的输入电路寄生电容成正比，和PFF或NFF的跨导成反比。由于AB类电流镜的输入电路寄生电容小，MN5的等效电阻大，PFF或NFF的跨导大就会令带有再生锁存器的比较器的比较时间τc_latch小，比较器就可以获得高速。
此外，图11这样的线路结构，也可以根据PMOS管和NMOS管对称对调的方法，用PMOS管替代NMOS，用NMOS替代PMOS，并沿水平轴进行翻转也可以获得更多的结构。实际中，在低电压如1.2V下，比较器有Ghz的传输比较能力。
根据本发明的电流模的低压高速比较器，其既能够克服电压模比较器，又能够在保证低压的要求下高速运行。
应当理解的是，上述针对本发明具体实施例的描述较为详细，但不能因此而理解为对本发明专利保护范围的限制，本发明的专利保护范围应以所附权利要求为准。
权利要求
1.一种电流低压高速比较器，其特征在于，包括
AB类电流镜输入电路，与第一输入电流信号(Iinp)和第一输入电流信号(Iinn)相连，用于提高输入范围，减小输入失调，产生第一输出(Ip)和第二输出(In)；
偏置电路，与所述AB类电流镜输入电路的第一输入端(VB1)和第一输入端(VB2)连接，用于产生所述AB类电流镜输入电路的电流偏置或电压偏置；
再生锁存器，与所述AB类电流镜输入电路的输出端连接，用于锁存并比较所述AB类电流镜输入电路的第一输出(Ip)和第二输出(In)；
时钟控制电路，用于生成控制所述再生锁存器用的第一时钟(f1)和第二时钟(f2)，所述第一时钟(f1)和所述第二时钟(f2)为两相非重叠时钟；以及
SR锁存器，与所述再生锁存器的输出端连接，用于稳定所述再生锁存器的输出在数字输出电平。
2.根据权利要求1所述的电流低压高速比较器，其特征在于
所述再生锁存器包括
第一MOS管(MP1)，用于预充电；
第二MOS管(MP2)，与所述第一MOS管(MP1)的源极相连；
第三MOS管(MP3)，与所述第二MOS管(MP2)形成一对第一再生锁存管(PFF)，其栅极与所述第一MOS管(MP1)的漏极相连；
第四MOS管(MP4)，用于预充电，其漏极与所述第二MOS管(MP2)的栅极相连，其中，所述第一MOS管(MP1)、所述第二MOS管(MP2)、所述第三MOS管(MP3)、所述第四MOS管(MP4)的源极相连在一起；
第五MOS管(MP5)，根据所述时钟控制电路所生成的第二时钟(f2)进行动作，在复位相时将所述第一再生锁存管(PFF)的两端短接，从而起到复位的作用；
第六MOS管(MP6)，其源极与所述第二MOS管(MP2)的漏极相连；
第七MOS管(MP7)，其源极与所述第三MOS管(MP3)的漏极相连；
第八MOS管(MN1)，用于预充电，其栅极与所述第六MOS管(MP6)的漏极相连；
第九MOS管(MN2)，其漏极与所述第六MOS管(MP6)的漏极相连；
第十MOS管(MN3)，与所述第九MOS管(MN2)一起形成第二再生锁存管(NFF)，其栅极与所述第八MOS管(MN1)的漏极相连，其漏极与所述第七MOS管(MP7)的漏极相连；
第十一MOS管(MN4)，其漏极与所述第九MOS管(MN2)的栅极相连，其中，所述第八MOS管(MN1)、所述第九MOS管(MN2)、所述第十MOS管(MN3)、所述第十一MOS管(MN4)的源极相连在一起；
第十二MOS管(MN5)，与所述AB类电流镜输入电路的第一输出(Ip)相连，根据所述时钟控制电路所生成的第一时钟(f1)进行动作，对接入的所述AB类电流镜输入电路的输出电流的路径起到分开复位相和再生相的作用，其漏极与所述第二MOS管(MP2)的漏极相连；
第十三MOS管(MN6)，与所述AB类电流镜输入电路的第二输出(In)相连，根据所述时钟控制电路所生成的第一时钟(f1)进行动作，对接入的所述AB类电流镜输入电路的输出电流的路径起到分开复位相和再生相的作用，其漏极与所述第三MOS管(MP3)的漏极相连；以及
反相器(Inv1)，连接在所述第四MOS管(MP4)的栅极和所述第十一MOS管(MN4)的栅极之间，用于取得所述第一再生锁存管(PFF)和所述第二再生锁存管(NFF)的控制端的同步。
3.根据权利要求1所述的电流低压高速比较器，其特征在于
所述再生锁存器包括
第一MOS管(MP1)，用于预充电；
第二MOS管(MP2)，其漏极与所述AB类电流镜输入电路的第一输出(Ip)相连；
第三MOS管(MP3)，与所述第二MOS管(MP2)形成一对第一再生锁存管(PFF)，其栅极与所述第一MOS管(MP1)的漏极相连，其漏极与所述AB类电流镜输入电路的第二输出(In)相连；
第四MOS管(MP4)，用于预充电，其漏极与所述第二MOS管(MP2)的栅极相连，其中，所述第一MOS管(MP1)、所述第二MOS管(MP2)、所述第三MOS管(MP3)、所述第四MOS管(MP4)的源极相连在一起；
第十MOS管(MN3)，其栅极与所述第一MOS管(MP1)的栅极相连，其漏极与所述第二MOS管(MP2)的漏极相连，根据所述时钟控制电路所生成的第一时钟(f1)进行动作；
第十一MOS管(MN4)，其漏极与所述第三MOS管(MP3)的漏极相连，根据所述时钟控制电路所生成的第一时钟(f1)进行动作，其源极与所述SR锁存器相连；
第十二MOS管(MN5)，根据所述时钟控制电路所生成的第二时钟(f2)进行动作，在复位相时把NFF的两端短接从而起到复位的作用，其漏极与所述第十MOS管(MN3)的源极相连；
第八MOS管(MN1)，用于预充电，其漏极与所述第十MOS管(MN3)的源极相连，其栅极与所述第十二MOS管的源极相连；以及
第九MOS管(MN2)，与所述第八MOS管(MN1)一起形成第二再生锁存管(NFF)，其栅极与所述第十二MOS管(MN5)的漏极相连，其漏极与所述第十一MOS管(MN4)的源极相连，其源极与所述第八MOS管(MN1)的源极相连。
4.根据权利要求2所述的电流低压高速比较器，其特征在于
当所述电流低压高速比较器处于复位模式、即所述第一时钟(f1)为1，第二时钟(f2)为0时，
所述AB类电流镜输入电路与所述再生锁存器断开连接，所述第一再生锁存管(PFF)的所述第二MOS管(MP2)和所述第三MOS管(MP3)的各自的源极和漏极相连，起到复位作用；
所述第二再生锁存器(NFF)的所述第九MOS管(MN2)和所述第十MOS管(MN3)的各自的源极和漏极相连，起到复位作用；
所述第一再生锁存管(PFF)与所述第二导再生锁存管(NFF)断开；
所述第五MOS管(MP5)导通，当所述电流低压高速比较器从所述复位模式向再生锁存模式转换、即所述第一时钟(f1)为1，第二时钟(f2)为1时，
所述AB类电流镜输入电路与所述再生锁存器断开连接，所述第一再生锁存管(PFF)的所述第二MOS管(MP2)和所述第三MOS管(MP3)的各自的源极和漏极相连，起到复位作用；
所述第二再生锁存管(NFF)的所述第九MOS管(MN2)和所述第十MOS管(MN3)的各自的源极和漏极相连，起到复位作用；
所述第一再生锁存管(PFF)与所述第二再生锁存管(NFF)断开，同时起锁存再生作用；
所述第五MOS管(MP5)截止，
当所述电流低压高速比较器处于所述再生锁存模式、即所述第一时钟(f1)为0，第二时钟(f2)为1时，
所述AB类电流镜输入电路与所述再生锁存器相连接；
所述第一再生锁存管(PFF)的所述第二MOS管(MP2)和所述第三MOS管(MP3)的各自的源极和漏极不相连，所述第二再生锁存器(NFF)的所述第九MOS管(MN2)和所述第十MOS管(MN3)的各自的源极和漏极不相连，起到锁存再生作用；
所述第一再生锁存管(PFF)与所述第二再生锁存管(NFF)相连，同时起锁存再生作用；
所述第五MOS管(MP5)截止。
5.根据权利要求3所述的电流低压高速比较器，其特征在于
当所述电流低压高速比较器处于复位模式时，
所述AB类电流镜输入电路与所述第一再生锁存管(PFF)相连接；
所述第二再生锁存管(NFF)的所述第八MOS管(MN1)和所述第九MOS管(MN2)的各自的源极和漏极不相连，所述第八MOS管(MN1)的漏极和所述第九MOS管(MN2)的漏极相连，起到复位作用；
所述第一再生锁存器(PFF)与所述第二再生锁存器(NFF)断开；
所述第五MOS管(MP5)导通，
当所述电流低压高速比较器处于数据读取和零偏置状态时，
所述AB类电流镜输入电路与所述再生锁存器相连接；
所述第二再生锁存管(NFF)的所述第八MOS管(MN1)和所述第九MOS管(MN2)的各自的源极和漏极不相连，所述第八MOS管(MN1)的漏极和所述第九MOS管(MN2)的漏极相连，起到复位作用；
所述第一再生锁存管(PFF)与所述第二再生锁存管(NFF)断开；
所述第五MOS管(MP5)导通，
当所述电流低压高速比较器处于再生模式时，
所述AB类电流镜输入电路与所述再生锁存器相连接；
所述第一再生锁存管(PFF)的所述第二MOS管(MP2)和所述第三MOS管(MP3)的各自的源极和漏极不相连，所述第二再生锁存管(NFF)的所述第九MOS管(MN2)和所述第十MOS管(MN3)的各自的源极和漏极不相连，起到锁存再生作用；
所述第一再生锁存管(PFF)与所述第二再生锁存管(NFF)相连，同时起锁存再生作用；
所述第五MOS管(MP5)截止。
6.根据权利要求2或4所述的电流低压高速比较器，其特征在于
所述第一MOS管(MP1)至所述第七MOS管(MP7)是P型场效应管；所述第八MOS管(MN1)至所述第十三MOS管(MN6)是N型场效应管；
或者在将所述再生锁存器的结构沿水平轴方向180°旋转后，所述第一MOS管(MP1)至所述第七MOS管(MP7)是N型场效应管；所述第八MOS管(MN1)至所述第十三MOS管(MN6)是P型场效应管。
7.根据权利要求3或5所述的电流低压高速比较器，其特征在于
所述第一MOS管(MP1)至所述第四MOS管(MP4)是P型场效应管；所述第八MOS管(MN1)至所述第十三MOS管(MN5)是N型场效应管；
或者在将所述再生锁存器的结构沿水平轴方向180°旋转后，所述第一MOS管(MP1)至所述第七MOS管(MP7)是N型场效应管；所述第八MOS管(MN1)至所述第十三MOS管(MN5)是P型场效应管。
8.根据权利要求1至5中任一项所述的电流低压高速比较器，其特征在于所述偏置电路是浮置电流偏置电路，用于产生所述AB类电流镜输入电路的电流偏置；或者所述偏置电路是浮置电压源偏置电路，用于产生所述AB类电流镜输入电路电压偏置。
9.根据权利要求3或5所述的电流低压高速比较器，其特征在于所述AB类电流镜输入电路是一对全差分的AB类电流输入级第一放大器和第二放大器。
全文摘要
本发明公开了一种电流低压高速比较器，包括AB类电流镜输入电路，与第一、第二输入电流信号相连，用于提高输入范围，减小输入失调，产生第一、第二输出；偏置电路，与AB类电流镜输入电路的输入端连接，用于产生AB类电流镜输入电路的电流偏置或电压偏置；再生锁存器，与AB类电流镜输入电路的输出端连接，用于比较并锁存AB类电流镜输入路的第一输出和第二输出；时钟控制电路，用于生成控制再生锁存器用的第一时钟和第二时钟，第一时钟f1和第二时钟f2为两相非重叠时钟；SR锁存器，与再生锁存器的输出端连接，用于稳定再生锁存器的输出在数字输出电平，本发明可克服电压模比较器电压冗余很少，动态范围受限的缺点，并在保证低压的要求下高速运行。
文档编号H03K5/14GK101419249SQ20071016795
公开日2009年4月29日 申请日期2007年10月26日 优先权日2007年10月26日
发明者易律凡 申请人:中兴通讯股份有限公司