专利名称：运算放大器及其闪烁噪声的减少方法
技术领域：
本发明涉及一种运算放大器及其闪烁噪声的减少方法。特别涉及一种减少 运算放大器的闪烁噪声的装置及方法。
背景技术：
闪烁信号(flicker noise),亦称为1/f噪声，其是^[氐频噪声而常见于半 导体元件，例如MOS(金属氧化物半导体)场效晶体管。如其名称所示，1/f 噪声的功率频谱密度与其频率成反比。因此，闪烁噪声的功率频谱密度在极低
频中是非常高的。在具有低频带的信号的应用中，例如数字音频与模拟音频 的转换器以及直接降频转换接收器(direct down-conversion receivers),通 常需要使用 一低闪烁噪声的运算放大器，以避免欲得的信号具有太高的闪烁噪 声。如图l(偏压电路未显示于图上)所示的一现有差动运算放大器，此运算放 大器是一折迭式放大器(folded cascode amplifier),其包含一偏压晶体管 Mo， 一差动对M,及M" —串迭式晶体管对(pair of cascode transistors) M3及M,，另一串迭式晶体管对Ms及M6, —对P型电流源Ip+及Ip—以及一对N 型电流源In+及I/。此折迭式架构是使用一差动对(N或P型的一类型)以放大 不同 一差动输入信号,并且使用 一 串迭式晶体管对(N或P型的另 一类型)以提 高该差动对的输出阻抗。在此折迭式放大器中，该差动对M,及M2的差动晶体 管是由PM0S(P型M0S)晶体管所组成，该串迭式晶体管对M3及M^的晶体管是 由画0S(N型)晶体管所组成。此种排列方式是使用相反类型的串迭式晶体管 对，其相较于使用相同型的串迭式晶体管对具有较大的输出振幅范围(swing ranges )。每一两P型电流源Ip+及V包含一 PM0S晶体管以及每一两N型电流 源I,，+及IZ包含一画0S晶体管。在此现有差动运算放大器中，此两P型电流 源Ip+及I/及此两N型电流源1。+及I/是闪烁噪声的主要因素。故一种可减低 上述元件所产生的闪烁噪声影响的方法是目前迫切需要的。
有鉴于现有技艺的各项问题，为了能够兼顾解决之，本发明提出一种运算 放大器及其闪烁噪声的减少方法，以作为改善上述缺点的实现方式与依据。
发明内容
有鉴于此，本发明的目的就是提供一种具有不同传输路径的运算放大器及 其闪烁噪声的减少方法以解决上述的问题。
在一实施例中，其揭露一运算放大器，其包含四个电路节点Nl、 N2、 N3及N4; —差动对，是配置以接收一差动输入信号，并分别输入一第一输出 电流及一第二输出电流予该电路节点Nl及该电路节点N2; —第一电路支路 (circuit branch),是与该电路节点Nl及该电3各节点N3耦接； 一第二电路 支路，是与该电路节点N2及该电路节点N4耦接，该第二电路支路实质上与 该第一电路支路相同； 一第一群可交换电流源，用于依据一第一逻辑信号群以 输入电流予该电路节点Nl或该电路节点N2;以及一第二群可交换电流源，用 于依据一第二逻辑信号群以输入电流予该电路节点N3或该电路节点N4。
在一实施例中，其揭露一运算放大器，其包含 一差动对，用以接收一差 动输入信号，并分别输入一第一输出电流及一第二输出电流予一第一电路节点 及一第二电路节点； 一第一电路支路，耦接于该第一电路节点及一第三电路节 点； 一第二电路支路，耦接于该第二电路节点及一第四电路节点； 一第一电流 模式电路，用于依据一第一逻辑信号的状态以输入电流予该第一电路节点或第 二电路节点； 一第二电流模式电路，用于依据一第二逻辑信号的状态以输入 电流予该第三电路节点或第四电路节点；以及其中，该第一逻辑信号的频率高 于该差动输入信号的频率，且该第二逻辑信号的频率高于该差动输入信号的频 率。
在一实施例中，其揭露一运算放大器，此运算放大器包含具有相同布局 (topology)的两电^各支^^以及多对的电流源，其中每一对电流源中，此两电 流源是藉由一对互补性逻辑信号，经由两组差动对以交替地引导输入至二电路 支路。
在一较佳实施例中，此互补性逻辑信号由多相位的时钟所构成。 在一实施例中，其揭露一种减少一运算放大器的闪烁噪声的减少方法，该
运算放大器包含 一差动对、第一与第二电路支路及多对电流源，该方法包括
有
利用该差动对来接收一差动输入信号；
接收一逻辑信号，其中，该逻辑信号的频率高于该差动输入信号的频率；利用该差动对来放大该差动输入信号以产生一已放大输出信号，其中该已
放大输出信号包括有 一 闪烁噪声；
依据该逻辑信号控制该多对电流源以调制该闪烁噪声，以使得该闪烁噪声 被调制成该已放大输出信号的 一带外噪声。
为使本发明的技术特征及所达到的功效有更进一步的了解与认识，谨佐以 较佳的实施例及配合详细的说明如后。
图1是现有的使用折迭式结构的运算放大器的示意图； 图2是本发明的运算放大器的示意图3是本发明的运算放大器的由8相位时钟构成的四个互补性逻辑信号 的时序图；以及
图4是本发明的运算放大器的由IO相位时钟构成的五个互补性逻辑信号 的时序图。
附图符号说明
M。 偏压晶体管
M，及M2 差动对
M〗及M4 串迭式晶体管对(pair of cascode transistors) Ms及M6 串迭式晶体管对
Ip+及Vp型电流源对
i;及in—N型电流源对
~IP3— p型电流源
InO ~ I" InO_~1 / N型电流源
PD。+ ~ PD3+晶体管差动对
PDo- ~p。r晶体管差动对
ND0+ ~ ND3+晶体管差动对
ND" ~ND3_晶体管差动对
Cpo Clpo互补性逻辑信号对
Cpi及Cpi互补性逻辑信号对
Cp2及Cp2互补性逻辑信号对
Cp3及Cp3互补性逻辑信号对C:及Cn。— 互补性逻辑信号对
(V及Cw— 互补性逻辑信号对
(V及cNr 互补性逻辑信号对
CV及C^ 互补性逻辑信号对
cv及CN4— 互补性逻辑信号对。
具体实施例方式
本发明是有关于一种装置及方法，其是利用在运算放大器中的电流源上以
减少闪烁噪声的负面影响。请参阅图2，其示出了本发明的运算放大器的实施 例的示意图，亦示出了此方法如何用于图1所示的现有运算放大器。图2中具 有四个电路节点Nl、 N2、 N3及N4。图2的运算放大器与图1的运算放大器相 异之处在于，第一，利用多对P型电流源以取代图1中的P型电流对I/及I/ (在此实施例，是以四对作为说明，第一对包含P型电流源以Ip。+及Ip。—表示， 且最后一对包含P型电流源并以Ip3+及Ip/表示)。在上述每一对P型电流源 中， 一电流源输入予晶体管M.,，其余电流源输入予晶体管M"且此机制是由一 对互补性逻辑信号(a pair of complementary logical signals)通过两晶 体管差动对所控制。举例而言，第一 P型电流对Ip。+及Ip"是经由两晶体管差 动对PD。+及PD"输出予Ms及M6，且此机制是由一对互补性逻辑信号CP。+及CP。 -所控制，当CP。+位于高电平时(CP。-位于低电平)时，Ip。+输入予M5，而Ip。—输入 予M"当CP。+位于低电平时(CP。-位于高电平)时，Ip。+输入予M6，而IP。—输入予 M5。请注意，使用四对P型电流源仅为一实施方式但不以此为限。实施例中是 使用+1) P型电流源对，其中/是正整数(图2中/ -3)。
第二，利用多对N型电流源以取代图1中N型电流源对C及I「(在此实 施例，是以四对作为说明，第一对包含N型电流源1。。+及In。、且最后一对包
含N型电流源In/及In4—)，在上述每对N型电流源中，其中一电流源输入晶体
管M3，其余输入晶体管M4，此机制是经由一对互补性逻辑信号通过两晶体管差 动对所控制。举例而言，第一 N型电流对I:及1 。—经由两晶体管差动对ND。+ 及ND。—输入予M3及M4，且此机制是由一对互补性逻辑信号CN。+及CN。—所控制， 当CN。+位于高电平时(即CN。—位于低电平)，I丫输入予M" In。-输入予M4，当CN; 位于低电平时(即CN。-位于高电平)，1 。+输入予M4， In。—输入予M3。请注意，使 用五对N型电流源是本发明的一实施例，但不以此为限。本实施例是使用(m+l)的N型电流源对，其中，tn是一正整数(图2中m=4)。
本实施例原理如下所迷。P型电流源Ip/是依据该互补性逻辑信号Cp。+及Cp。 —的状态以输入至M5或M"闪烁噪声与P型电流源Ip。+有关，因此闪烁噪声是 依据互补性逻辑信号对CV及C:的状态通过正极输出端V,+或负极输出端V,,ul -。在差动输出端的实际噪声，如V。ut+-V。，是相等于闪烁噪声乘以l或-l, 且闪烁噪声是依据互补性逻辑信号对(V及Ci以决定乘以1或-1。此举可使 用互补性逻辑信号对(V及C^以调制该闪烁噪声。在一实施例中，Cp。+及C」 是一对互补性时钟信号，其频率较感兴趣信号(signal of interest)为高。承 上所述，P型电流源Ip。+所产生的闪烁噪声被调制，并在输出端出现而成为一 带外噪声(out-of-band noise),其并不会减少感兴趣信号的强度。图2中的 其余电流源(如IP。 —， I二 IP3 —， I 。+, I。。 —， I二 I;)，其运作与上述例子相 同，是针对不同电流源提供其所需的逻辑控制信号，且此逻辑控制信号是一具 有高频率的时钟信号。
原则上，选择用于控制该些电流源的该互补性逻辑信号并无特别的限制条 件，只要每一电流源产生的闪烁噪声可被调制至带外噪声(即，调制至感兴趣 信号的频带外，如此，感兴趣信号将不受到该放大器的闪烁噪声的影响)。本 发明所需的互补性逻辑信号对亦不需要特殊的情况(如特定相位或频率)。虽非 绝对必要，但本发明可使用多相位的时钟信号来实施。在一更佳的实施例中， 一 2 x (/+1)相位的时钟用于驱动(7+1)的P型电流源对，且一 2 x (m+l)相位的 时钟用于驱动(m+l)个N型电流源对。在图2中，此运算放大器的较佳实施例 是使用/ =3及111=4的条件， 一具有8相位时钟的第一频率用于产生四对互补 性逻辑信号CP/ -CPA其用于分別控制四对P型电流源IPZ-IP人 一具有 10相位的第二频率用于产生五对逻辑信号CtV-CN厶其用于分别控制五对N 型电流源-IZ。第一频率及第二频率高于感兴趣信号的频率。图3是表 示四对互补性逻辑信号CP。t-CP/的时序图，其是由8相位的时钟所构成。在 此，Tl是表示一段8相位的时钟。图4表示五对互补性逻辑信号CN。t-CN/的 时序图，其是由IO相位的时钟所构成。在此，T2是表示一段IO相位的时钟。 当然，亦可藉由相位内插电路来实现之，由于产生多个不同相位的时钟信号的 电路与方法是本领域所熟知的，故省略其描述。
当然，仅利用多对电流源取代图1中的电流对I/及IP—,或是仅利用多对 电流源取代图1中电流源对L+及I/相较于图1的现有放大器皆可减少闪烁噪声的问题。故，设计者可依据电路的要求，仅取代图1中的电流对I/及Ip一、 或是仅取代图1中电流源对1 +及1 —、或同时取代图1中的电流对Ip+及v以 及电流源对C及1 \本发明藉由将电路所产生的闪烁噪声调制至感兴趣信号 的频带外，如此便有较佳的电路性能。至于互补性逻辑信号的频率为何、电流 源的数量为何，应非本发明的限制。使用多对互补性逻辑信号有其优点的，其
可将电流平緩并一致。 一般来说，使用大量的电流源对(例如/或m很大)将
产生较好的效果，其可使电流整体平滑化。然而，硬件的复杂程度亦随之提升， 因此，可在硬件的复杂度以及效能上取一平衡点。
以上所述仅为举例性，而非为限制性者。任何未脱离本发明的精神与范畴， 而对其进行的等效修改或变更，均应包含在本发明的申请专利范围中。
权利要求
1.一种运算放大器，包含有一差动对，用以接收一差动输入信号，并分别输入一第一输出电流及一第二输出电流予一第一电路节点及一第二电路节点；一第一电路支路，耦接于该第一电路节点及一第三电路节点；一第二电路支路，耦接于该第二电路节点及一第四电路节点；一第一电流模式电路，用于依据一第一逻辑信号的状态以输入电流予该第一电路节点或第二电路节点；一第二电流模式电路，用于依据一第二逻辑信号的状态以输入电流予该第三电路节点或第四电路节点。
2. 如权利要求1所述的运算放大器，其中，该第一逻辑信号包含多对第一 互补性逻辑信号。
3. 如权利要求2所述的运算放大器，其中，该第一逻辑信号对是根据多个 第一多相位时钟信号而产生。
4. 如权利要求2所述的运算放大器，其中，该第二逻辑信号包含多对第二 互补性逻辑信号。
5. 如权利要求1所述的运算放大器，其中，该第一逻辑信号具有相同频率 及不同相位。
6. 如权利要求1所述的运算放大器，其中，该运算放大器所产生的闪烁噪 声被调制至一带外噪声。
7. 如权利要求1所述的运算放大器，其中，该第一与该第二电路支路分别 包括有一串迭式晶体管对，且该第二电路支路与该第一电路支路实质上相同。
8. 如权利要求1所述的运算放大器，尚包括有 一偏压晶体管，电耦接于该差动对。
9. 如权利要求1所述的运算放大器，其中，该第一逻辑信号的频率高于该 差动输入信号的频率，且该第二逻辑信号的频率高于该差动输入信号的频率。
10 —种减少一运算放大器的闪烁噪声的减少方法，该运算放大器包含 一差动对、第一与第二电路支^各及多对电流源，该方法包括有 利用该差动对来接收一差动输入信号；接收一逻辑信号，其中，该逻辑信号的频率高于该差动输入信号的频率；利用该差动对来放大该差动输入信号以产生一已放大输出信号，其中，该已放大输出信号包括有一闪烁噪声；依据该逻辑信号控制该多对电流源以调制该闪烁噪声，以使得该闪烁噪声 被调制成该已放大输出信号的 一 带外噪声。
11. 如权利要求10所述的方法，其中，该逻辑信号是一互补性逻辑信号。
12. 如权利要求11所述的方法，其中，该互补性逻辑信号包括有一第一互 补性逻辑信号与 一第二互补性逻辑信号。
13. 如权利要求12所述的方法，其中，该第一互补性逻辑信号由一第一多 相位时钟所形成，该第二互补性逻辑信号由一第二多相位时钟所形成。
14. 如权利要求12所述的方法，其中，该第一逻辑信号群具有相同频率与 不同相位，且该第二逻辑信号群具有相同频率与不同相位。
15. 如权利要求11所述的方法，其中，该多个电流源是依据该互补性逻辑 信号的控制以交替地输入电流予该第 一 与该第二电路支路。
16. 如权利要求10所述的方法，其中，该逻辑信号的频率高于该差动输 入信号的频率。
全文摘要
本发明揭露一种低闪烁噪声的运算放大器及其方法。此运算放大器包含具有相同布局的两个电路支路及多对电流源。每对电流源中由一对互补性逻辑信号所控制，并通过两组差动对(differential pair)以交替输入至二电路支路(circuit branches)。
文档编号H03F3/45GK101291138SQ200810092620
公开日2008年10月22日 申请日期2008年4月16日 优先权日2007年4月16日
发明者林嘉亮, 谢鸿元 申请人:瑞昱半导体股份有限公司