专利名称：用于减少像素阵列中的读出噪声的系统和方法
背景技术：
数码相机和数字成像装置通常使用像素阵列，比如CMOS阵列(互补金属氧化物半导体)或者CCD阵列(电荷耦合器件)，用于以逐像素的方式捕获光以形成数字图像。当光射到一个典型像素上时，诸如光电二极管之类的光敏装置被充电到一个对应于入射到该像素上的光量的电平。一旦电荷被存储在该光敏装置上，该电荷于是可用来产生表示对应的光级(light level)的电脉冲。该电脉冲通常被表示为一个电压，它可根据已知的模拟和数字处理方法进行处理和存储。可相对于图1的常规成像系统来描述一种这样的已知方法。
图1示出用于收集入射光并将其存储为图像的常规成像系统100的一部分。该系统包括像素阵列140，为了此例的目的，该像素阵列140可以是CMOS阵列。像素阵列140通常被组织成行151a-151n和列161a-161n，以使行控制电路150可以用来基于逐行处理像素，以及列读出电路160可以用于以逐列为基础对像素进行采样。
在图像捕获方法的一个典型“读出”阶段期间，可以读取和存储每个像素的对应电压信号。行控制电路150启动第一行151a，以使存储的电荷可以经由对应于各列161a-161n的读出电路162a-162n被转换成电压信号，该电压信号通过列读出电路160传播。也就是，在第一行151a的读出阶段期间，从第一列161a的像素中产生的电压信号通过第一读出电路162a读出，第二列161b中的像素通过第二读出电路162b读出，第三列中的像素通过第三读出电路162c读出，等等。
以这种方式，在一个给定行151a-151n中的每个像素可以通过列读出电路160同时读出。对下一行151b和再下一行151c重复该过程，直到读出所有行。列读出电路160的读出电路162a-162n通常被耦合到一个多路复用器(未示出)，以使从像素中收集的数据可以被采样，并被存储在一个存储器(也未示出)中。然后可以将所收集的数据重构以形成一幅图像，该图像表示由每个像素捕获的光。
然而，当通过各自专用的读出电路162a-162n读取161a-161n的各列像素的每个像素时，可能会出现问题。读出电路162a-162n通常包括固态器件，例如MOSFET晶体管等等，它们受制造变量、操作变量、以及其它统称为“误差”的现象的支配。误差可能在任何给定的设备中是如此成问题，以致于不能实现制造该设备的目的。然而大多数误差是轻微的，并且在制造过程中补救和/或消除往往是没有成本效率的。因此，在大多数电子器件中，容差和误差范围是有规定的、预期的、绕过操作的(work-around)、和/或通常从结果系统中设计的。为了避免在制造用于像素阵列140的读出电路162a-162n(通常全部在一个集成电路上)时极其昂贵的容差，通常期望具有误差的制造，但这可能是一个重要的噪声源，如下面图2所示。
图2示出一幅从由图1的常规成像系统100收集的数据构建的数字图像200，该成像系统100具有一个带有显著误差的列读出电路。通常，可能发生在像素本身的误差并不是非常有问题。例如，在具有数百万像素的像素阵列中，人眼难以在从由该像素阵列收集的数据重构的图像中辨别少量的“坏像素”。然而，当在一个或多个读出电路162a-162n中出现误差时，对与每行中的每个像素对应的每个电压信号重复由于误差而引入的噪声，所述每个电压信号通过易出错读出电路传播。因此，如果一个特定读出电路具有导致引入噪声的误差，则事实上在图像中所产生的噪声就的确变得人眼可辨别。而且，在需要对表示所捕获光的信号进行更高放大的低光的情况下，在一个或多个读出电路中的误差更加严重。
如图2中可以看到的，数字图像200示出由在单个列中的误差而产生的噪声，该误差对每个单行重复，从而导致非常不期望的暗线210(为了说明的目的而夸大)。因此，甚至在单个读出电路中的单个误差也可能对由成像系统100收集的结果图像具有明显的影响。
通常，可能引起这些类型的问题的误差包含列失配误差、由于制造偏差引起的设备尺寸不同、MOSFET阈电压范围的偏移等等。这些类型的误差往往难以在制造过程中完全消除。因此，即使在列读出电路160中出现了一个误差，它也会使整个IC由于在读出电路162a-162n中数据采集的重复特性而不可用。
发明内容
本发明的实施例涉及一种利用成像装置的系统和方法，包括用于为在捕获的图像中的像素信号分配读出路径。该设备包括组织成多组像素的像素阵列，在每组像素中的每个像素可操作用来存储对应于各自的光级的信号。该设备进一步包括具有多个耦合到像素阵列的读出路径的读出电路，每个读出路径可操作用来读取在一组像素中的一个对应像素中存储的信号，每个读出路径在每组像素的读出阶段期间对应于一个像素。该设备进一步包括读出路径选择电路，该读出路径选择电路被耦合到读出电路，并且可操作用来对每个读出阶段设置用于把一个读出路径匹配到每组像素中的一个像素的模式，该模式在组与组之间不同。
通过在图像捕获设备、任何特定读出电路内利用读出路径分配系统，减少了对任何重构并存储的图像所产生的影响，所述特定读出电路可能具有误差，从而将噪声引入到任何通过易出错读出电路传播的信号上。噪声将散开在几个图像列上，而不是如与常规成像系统一样排成一列。结果，因为由于每行的随机模式的读出路径而引起受到易出错读出电路影响的像素信号对应于不同的列，所以人眼不大能辨别所分配的噪声。
因为当结合附图时，前述的方面以及本发明的许多伴随的优点将通过参考以下详细说明而得到更好地理解，所以前述的方面以及本发明的优点将变得更容易被认识到，其中图1示出用于收集入射光并将其存储为数字图像的常规成像系统的一部分；图2示出从由图1的常规成像系统收集的数据构建的数字图像，该常规成像系统具有一个带有显著误差的列读出电路；图3示出根据本发明实施例的用于利用像素阵列来收集并存储入射光的成像系统300的一部分；图4示出根据本发明实施例的从由图3的成像系统收集的数据构建的数字图像，该成像系统具有一个在与带有显著误差的读出电路有关的四列上的分配的读出路径；以及图5示出根据本发明实施例的包括图3的成像装置的成像系统的框图。
具体实施例方式
给出下面的讨论以使本领域的技术人员能够实现和使用本发明。在不背离本发明的精神和范围的情况下，在这里描述的一般原理可被应用于不同于上面详述的实施例和应用。本发明不打算局限于所示的实施例，而是将符合与在此公开或建议的原理和特征一致的最宽的范围。
图3示出根据本发明实施例的用于利用像素阵列340收集并存储入射光的成像系统300的一部分。在此实施例中，每个像素的读出路径通过读出路径电路370被逐行地处理。系统300包括像素阵列340，为了此实施例的目的，该像素阵列340可以是CMOS阵列。本领域的技术人员将认识到，也可以使用任何像素阵列，比如CCD阵列。按照惯例，像素阵列340通常被组织成行351a-351n和列361a-361n，以使行控制电路350可用来基于逐行处理像素，以及列读出电路375可用来以逐列为基础对像素进行采样。
本领域技术人员还将理解，行与列控制可以是相反的，因为控制电路350与375未必一定与行和列相关。更确切地说，在此使用的标记和概念可能仅仅是指一个组选择电路(行控制电路350)和一个像素选择电路(列读出电路375)。然而，在本公开的整个剩余部分中，行控制电路350和列控制电路375用来指这些部件。
在典型的图像捕获过程中，当曝光时，例如当照相机中的快门迅速地打开和关闭时，射到像素阵列340上的光可以在每个像素处感应电荷，该电荷对应于入射光级。在每个像素处感应的电荷表示短暂地入射到像素阵列340上的图像。然后成像系统300可以通过所产生的对应于感应电荷的电平的电压信号来读出在每个像素处的电荷。然后可以测量该电压信号，并给其分配一个数字值以存储在存储器中。
在图像捕获过程的读出阶段期间，可以对像素阵列340中的每个像素进行采样，以使可以单独测量对应电压信号的幅度。因此，通过启动一个在行控制线上的高电压信号，行控制电路350(组选择)隔离用于读出的一整行(组)像素，该高电压信号打开在每个像素处的行晶体管(未详细示出)。然后，当用高电压信号(它打开一个列晶体管，其也未详细示出)从列读出电路375中启动一个列线时，对激活行中的每个像素进行采样以确定它的存储电压信号。因此，可以根据定时序列逐列地对361a-361n中每列进行采样，并且可以读出在激活行中每个信号处的每个电压信号。对每行重复该过程，直到读出像素阵列340中的每个像素，并且图像被存储在存储器(未示出)中。
如在上面的背景技术部分所述，在361a-361n的每列中的每个像素可以与读出电路375a-375n相关。然而，不同于现有技术，每列遵循的从行到行的特定读出路径可以变化。在本实施例中，读出路径选择电路370被耦合于列读出电路375和像素阵列340的361a-361n中的每列之间。读出路径选择电路370由读出路径控制电路380控制，以使361a-361n的各列可以与不同的读出电路375a-375n相关(即经由读出路径选择电路370电耦合)。
因此，用于任何给定列的像素361a-361n的特定读出路径可以在列读出电路375a-375n之间随机化或者系统地交换。也就是，读出给定行中像素的模式在行与行之间可以是打乱的。如果一个特定读出电路375a-375n是易出错的，则通过易出错读出电路读出的列361a-361n在行与行之间将是不同的。由有错误的读出路径所产生的噪声于是分布于在所产生的存储图像中的几个图像列上。为了将图像以其适当的格式来存储，也由读出路径控制电路380控制的读出路径重组(reassembly)电路390将列信号重新分配回到它们的原始次序。也就是，读出路径重组电路390解打乱(unshuffle)已经读出的像素信号，以用于经由多路复用器(未示出)最终存储在存储器中(也未示出)。
例如在读出阶段期间，第一行351a可根据第一行模式读出。因此，第一行351a的第一列361a中的像素可以通过第一读出路径375a读出，第一行351a的第二列361b中的像素可以通过第二读出路径375b读出，第一行351a的第三列361c中的像素可以通过第三读出路径375c读出，等等。然后，在第一行被读出后，第二行351b可以类似地读出，但是用一个不同的读出模式。因此，在第二行351b的读出中，第二行351b的第一列361a中的像素可以通过第二读出路径375b读出，第二行351b的第二列361b中的像素可以通过第三读出路径375c读出，第二行351b的第三列361c中的像素可以通过第四读出路径(未详细示出)读出，等等。剩余的行351c-351n也可以以随机的方式或者预定的模式类似地读出。
以这种方式，如果读出电路375a-375n之一是易出错的，例如说是第二读出电路375b，则由该易出错读出电路375b产生的噪声将分布在361a-361n的不同列中的不同像素信号上。在上面的例子中，第一行351a将在第二列361b的像素中具有噪声(来自易出错读出电路375b)，但是第二行351b将在来自第三列361c的像素信号上具有噪声，等等。随机化或者系统地改变读出路径的效果在图4的结果图像中可以更容易看到。
图4示出根据本发明实施例的从由图3的成像系统300收集的数据构建的数字图像400，该成像系统300具有一个在四列上的系统分配的读出路径。可以看到，与一个特定读出路径相关的噪声被散开，从而噪声与图2的图像相比不大明显。当然，为了说明的目的，在图2中比正常更详细地示出噪声的效果。通常，当处理数百万像素时，人眼并不能辨别出单个像素。
相对于图3和4描述的实施例利用四列的分组来分配读出路径，也就是，所有的列361a-361n可以被分成每个四列的组或子集，以使每个子集也与四个相关读出电路相关，所述所有的列可以在1000到100,000的范围中编号。因此，在列的每个子集中，特定读出路径可以是与列分组相关的四个读出电路之一。在由四个组成的子集中用于分配列读出路径的模式可以是真正随机的，如由在读出路径控制电路380内的随机函数发生器(未示出)所指定的。然后，一行一行地，每个子集内的每个特定列可以从四个相关读出路径之一中读出，以使四列中的每列均通过专用读出电路而唯一地读出。例如，在每个四列的子集中，(适当地命名为列1、2、3和4)，第一行的读出路径随机模式可以是读出电路3、2、1、4，第二行读出路径随机模式可以是1、3、2、4，第三读出路径模式可以是4、3、2、1，等等。因此，按照随机的方式，在四列的组中每列的相关读出电路可以是四个读出电路中的任何一个。
可选择地，读出路径控制电路380可以为每行的每个列分组提供一个规定的预定模式(即非随机的)。因此，在第一行中，编号为1、2、3、4的列的模式可以是读出路径1、2、3、4。在下一行中，读出模式可以变为2、3、4、1，以及再下一行又可以变为3、4、1、2，等等。以这种方式，与易出错列相关的任何噪声也可以以对人眼呈现为随机模式的方式进行分布，但是它根据在读出路径控制电路中存储的预定模式在读出路径之间被系统地交换。
在图3的成像系统300中使用的无论什么读出路径也被用于重构在存储器中存储的图像。读出路径控制电路380不仅被耦合到读出路径电路370，而且被耦合到读出路径重组电路390。同样，由读出路径控制电路380对读出路径电路370指定的确定特定列信号通过哪个读出路径传播的模式，也被用于为给定行的像素把读出路径重组电路390设置为适当的读出路径。例如，读出路径控制电路可以给读出路径电路370提供用于每个四列子集的1、4、3、2的模式。然后，此模式也被提供给读出路径重组电路390，以便以相同的模式1、4、3、2读取每个子集，从而使所得的数据被存储在其适当的环境中。
图3和图4的实施例已经描述了将列指定为四个为一子集以用于读出路径的分配。在其它的实施例中，列可以被指定为8个或16个为一子集。以与上述相同的方式，读出路径也可以被随机地或系统地分配在8列或16列的子集上。而且，子集可以是任何数量的列，甚至包括所有列的单个分组。不过，与更大的列分组相关的电路可能太复杂，以至于不能在具有有限空间的应用中实现。
在又一实施例中，每个列读出路径对于每行可以改变一或二。例如，第一行中的第一列可通过第一读出路径读出，第二行中的第二列可通过第二读出路径(或者第三读出路径，如果改变二的话)读出，第三行中的第三列可通过第三读出路径(或者第五路径，如果改变二的话)读出，等等。以差不多与随机路径分配或预定模式分配相同的方式，由读出路径控制电路380可以控制将读出路径改变一或二。
在又一实施例中，可以实现第二层的读出路径分配。在此实施例中，每列可与四列的子集以及四个读出路径相关，如上所述。此外，第二读出路径电路(未示出)可以为列的每个子集在第二层路径分配中提供第二读出路径分配。因此，易出错读出路径可以在四个第一层列之一和在附加的四个列子集之一上散开。由于读出路径误差，所以双层读出路径分配的结果是一幅具有更不显著噪声的图像。而且，可以实现任何数量的列和列的子集。此外，可以实现任何数量的级以实现更随机的分配模式。
图5示出根据本发明实施例的包括图3的成像设备300的成像系统500的框图。系统500可以是数码相机、数码相机-电话、或者其它利用数字图像捕获装置的电子设备。这样的装置可以具有任何尺寸和数量的像素，每个像素包含各自的光电二极管或者其它感光设备。图像处理系统500也能将处于光子采集的主任务之外的许多处理和控制功能直接集成到单个外壳管壳封装上。这些特征通常包括定时逻辑、曝光控制、模数转换、快门、白平衡、增益调整、以及初始图像处理算法。
一个通用的像素阵列340是根据有源像素传感器(APS)技术建立的，其中光电二极管(未示出)和读出放大器(也未示出)被结合在每个像素中。这使由光电二极管聚集的电荷能够被转换为像素内部放大的电压信号，然后以连续的行和列传送到芯片的模拟信号处理部分。
因此，除了光电二极管之外，每个像素还包含三个一组的晶体管，其将聚集的电子电荷转换成可测量的电压，复位该光电二极管，以及将电压传送到垂直列总线。所得到的阵列340是金属读出总线的有组织的方格图案，其包含在每个交叉点即每个像素处的光电二极管和相关信号准备电路。总线将定时信号施加于光电二极管，并且将读出信息返回到远离阵列340放置的模拟解码和处理线路。这种设计使阵列340中每个像素的信号能够用简单的x，y寻址技术来读取。
像素通常以正交网格来组织，其尺寸范围可以从128×128像素(16K像素)到更常见的1280×1024(超过一百万像素)。若干最新的阵列340，比如那些被设计用于高清晰电视(HDTV)的阵列，包含几百万个被组织成具有超过2000个见方的像素的巨型阵列的像素。来自组成阵列的每行和每列的所有像素的信号必须被准确地检出和测量(读出)，以便根据像素电荷累积数据来组合图像。像素阵列340的其它应用以及随后图5的整个成像系统500包括手持数码相机、移动电话照相机、个人数据助理照相机系统、以及个人计算机照相机系统。
图5的系统包括耦合于总线520的中央处理单元(CPU)515。存储器525也与总线520耦合，用于存储由像素阵列340捕获的数字图像。CPU 515通过经由总线525控制像素阵列340来便于图像的捕获，并且一旦捕获图像，则将该图像以数字格式存储在存储器525中。
成像系统500包括几个用于促进图像的捕获和数字化的部件，所述图像的捕获和数字化如上面相对于图3所述，并且相对于图像捕获电子器件是本领域公知的。阵列340中的每个像素被耦合到行控制电路350，并且经由受读出路径选择电路380控制的读出路径电路370耦合到列读出电路375。然后读出路径可以经由读出路径重组电路390被解打乱，并最终被传递给多路复用器585。在可选择的实施例中，读出路径重组电路390和多路复用器585可以是一个处理这两个任务的部件。这些部件共同地促进控制信号如上所述地捕获图像。此外，CMOS阵列240中的每个像素通常被耦合到Vdd 511和GROUND 512(各个连接未示出)。
在典型的图像捕获过程中，由列读出电路375经由特定模式读取每个像素的电压信号，并将其发送至多路复用器585，该模式由读出路径控制电路380的读出路径电路370以及读出路径电路390确定。多路复用器585将每个电压信号组合成单个多路复用信号，该多路复用信号表示在每个像素处捕获的电压信号。在一个放大级(未示出)之后，该信号在被传送到总线520之前经由模数转换器590转换为数字信号。然后CPU 515促进多路复用数字信号在存储器525中的存储。
在本发明易于各种修改和可选结构的同时，在附图中示出本发明的所说明的某些实施例，并且在上面详细地进行了描述。然而应该理解，不打算将本发明限制于所公开的特定形式，而是相反，打算覆盖所有处于本发明精神和范围内的修改、可选结构、以及等效物。
权利要求
1.一种成像装置，包括像素阵列，其被组织成多组像素，每组像素中的每个像素可操作用来存储对应于各自的光级的信号；读出电路，其具有多个被耦合到像素阵列的读出路径，每个读出路径可操作用来读取在一组像素的一个对应像素中存储的信号，每个读出路径在每组像素的读出阶段期间对应于一个像素；以及读出路径选择电路，其被耦合到读出电路，并可操作用来对每个读出阶段设置用于把一个读出路径匹配到每组像素的一个像素的模式，该模式在组与组之间不同。
2.如权利要求1所述的成像装置，其中每组像素对应于一行像素，并且每行像素中的每个像素通过对应于一列像素的读出路径被读出。
3.如权利要求1所述的成像装置，进一步包括一个组控制电路，该组控制电路被耦合到像素阵列，并且可操作用来控制在多组像素中正在读出哪组像素。
4.如权利要求1所述的成像装置，其中像素阵列包括包含下述的组之一互补金属氧化物半导体阵列和电荷耦合器件阵列。
5.如权利要求1所述的成像装置，其中读出路径选择电路进一步包括随机函数发生器，该随机函数发生器可操作用来提供对应于每个相应组的像素的读出路径的模式的随机数。
6.如权利要求1所述的成像装置，其中读出路径选择电路进一步包括模式产生器，该模式产生器可操作用来提供对应于每个相应组的像素的读出路径的模式的数字的预定模式。
7.如权利要求1所述的成像装置，进一步包括多路复用器，该多路复用器可操作用来从每个读出路径中接收信号；从读出路径选择电路中接收模式信号；解释模式信号，以使每个读出路径以对应于每组像素中像素的原始顺序被读出；以及产生对应于像素阵列中所存储的值的多路复用信号。
8.如权利要求1所述的成像装置，其中每组像素被进一步再分成像素的子集，每个像素子集对应于一个读出路径的子集，以使读出路径选择电路设置对应于每个像素子集的模式。
9.如权利要求8所述的成像装置，其中每个像素子集包括多个像素，所述像素是从包括4、8以及16个像素的组中选择的。
10.如权利要求1所述的成像装置，进一步包括第二读出路径选择电路，该第二读出路径选择电路被耦合到第一读出选择电路，并可操作用来对每个读出阶段设置用于把一组第一读出路径匹配到一个第二读出路径的模式，该模式在组与组之间不同。
11.一种图像捕获系统，包括处理单元，其可操作用于经由系统总线来控制图像捕获系统的部件；集成电路，其被耦合到系统总线，该集成电路包括像素阵列，其被组织成多组像素，每组像素中的每个像素可操作用来存储对应于各自的光级的信号；读出电路，其具有多个被耦合到像素阵列的读出路径，每个读出路径可操作用来读取在一组像素的一个对应像素中存储的信号，每个读出路径在每组像素的读出阶段期间对应于一个像素，读出路径选择电路，其被耦合到读出电路，并且可操作用来对每个读出阶段设置用于把一个读出路径匹配到每组像素的一个像素的模式，该模式在组与组之间不同；以及多路复用器，其可操作用来产生对应于像素中所存储的信号的多路复用信号；以及存储器件，其被耦合到总线，并可操作用来存储多路复用信号。
12.如权利要求11所述的图像捕获系统，进一步包括耦合在多路复用器和系统总线之间的数模转换器。
13.如权利要求11所述的图像捕获系统，其被配置在包括下述的组之一中手持数码相机、移动电话照相机、个人数据助理照相机系统、以及个人计算机照相机系统。
14.一种方法，包括在像素阵列中收集图像数据，该像素阵列被组织成多组像素；读取在每组像素的每个像素中存储的信号，每个像素根据每组的读出模式通过耦合到像素阵列的读出电路中各自的读出电路路径来读取；以及使每组像素的读出模式不同。
15.如权利要求14所述的方法，进一步包括一组一组地随机化读出模式。
16.如权利要求14所述的方法，进一步包括根据预定的组读出模式使组与组之间的读出模式不同。
17.如权利要求14所述的方法，进一步包括将读信号多路复用成图像数据流，并将该图像数据流存储在存储器中。
18.如权利要求14所述的方法，其中读取在每个像素中存储的信号，进一步包括从进一步再分成像素子集的像素读取信号，每个像素子集对应于一个读出路径子集，以使读出路径选择电路设置对应于每个像素子集的模式。
19.如权利要求14所述的方法，进一步包括将像素子集再分成四个像素的组。
20.如权利要求14所述的方法，进一步包括为第二层读出路径电路来分组读出路径组；读取经过每组读出路径的信号，每个路径根据每组路径的第二层读出模式通过在耦合到读出电路的第二层读出电路中各自的第二层读出电路路径来读取；以及使读出路径组的第二层读出模式不同。
全文摘要
一种利用能够在捕获图像中为像素信号分配读出路径的成像装置的系统和方法。该装置包括被组织成多组像素的像素阵列，每组像素中的每个像素可操作用来存储对应于各自的光级的信号。该装置进一步包括具有多个被耦合到像素阵列的读出路径的读出电路，每个读出路径可操作用来读取在一组像素的一个对应像素中存储的信号，每个读出路径在每组像素的读出阶段期间对应于一个像素。该装置进一步包括读出路径选择电路，该读出路径选择电路被耦合到读出电路，并可操作用来对每个读出阶段设置用于把一个读出路径匹配到每组像素的一个像素的模式，该模式在组与组之间不同。
文档编号H04N5/357GK1909596SQ200610099878
公开日2007年2月7日 申请日期2006年5月31日 优先权日2005年5月31日
发明者C·G·迈尔斯 申请人:阿瓦戈科技通用Ip(新加坡)股份有限公司