专利名称：调谐电路和方法
技术领域：
本发明一般涉及电子电路，尤其涉及包括电压控制的振荡器的电 子电路。
背景技术：
锁相环(PLL)系统用在各种应用中，包括无线电接收器、移动 通信系统、全球定位卫星系统、卫星接收器、电信系统、仪表测量系 统、调制解调器、微处理器等。 一般PLL系统包括用于调节系统的 工作频率的电压控制的振荡器(VCO) 。 PLL使用参考信号和反馈信 号来控制VCO的输出信号，以便它以与参考信号的频率和相位匹配 的频率和相位工作。VCO应具有低增益，以获得低相位噪声性能并 锁定到期望频率。虽然VCO通常锁定到期望频率，VCO的输入终端 上的电压可能偏移得太高或太低，这在PLL系统中造成参考杂散 (reference spur)，即，它在PLL参考频率处造成系统抖动，这降 低了 PLL系统锁定到期望频率上的能力。
因此，有减少参考杂散的出现的PLL系统和方法是有利的。PLL 系统制造起来有成本效益是进一步有利的。
结合附图理解，从下面详细说明的阅读中将更好地理解本发明， 其中相似的参考数字指定相似的组件，且其中
图l是根据本发明的实施方式的锁相环电路的结构图2是用于根据本发明的实施方式来操作图1的锁相环电路的流
程图3是根据本发明的另一实施方式的锁相环电路的结构图；图4是根据本发明的另一实施方式的锁相环电路的结构图；以及 图5是根据本发明的实施方式来操作图4的锁相环电路的流程图。
为了说明的简单和理解的容易，不同图中的组件不一定按比例绘 制，除非明确地那么规定。在一些情况下，没有详细描述公知的方法、 程序、部件和电路，以便不使本公开内容难以理解。下列详细说明在 本质上仅仅是示例性的，且不是用来限制本文件的公开内容和所公开 的实施方式的使用。而且，不意味着被在前面的正文包括题目、技术 领域、背景或摘要中提出的任何表达和暗示的理论所限制。
具体实施例方式
通常，本发明提供了一种电路和方法，其通过使控制或调谐电压 VTUNE，即，电压控制的振荡器(VCO)的输入居中来减少锁相环(PLL) 系统中参考杂散的出现。根据一个实施方式，参考电压V肌M用于过 度驱动出现在VCO的输入端子处的调谐电压VTUNE。调谐电压VTUNE 使VCO产生包括输出电压和输出频率的输出信号。输出信号的频率 被整数n除，并传输到相位频率检测器的输入端子。相位频率检测器 产生输入到环路滤波器中的预调谐电压VPUMP。环路滤波器输出调谐 电压VTUNE，其使VCO产生输出信号。通过开启电容器组，即，将 电容器组布置成与VCO中的LC储能电路并联或关闭电容器组，即， 将电容器组与VCO中的LC储能电路退耦(decouple)，来调节调谐电 压ViuNE。 VCO产生更新的输出信号，其通过被n除的电路而传输到 相位频率检测器。根据一个实施方式，当实质上锁定参考电压VREF1 时，它从PLL系统退耦。
图1是适合于根据本发明的实施方式使用单块集成电路来制造 的锁相环(PLL)电路10的结构图。PLL电路10也称为PLL系统 或调谐电路。PLL电路10包括耦合到状态机16和环路滤波器18的 相位频率检测器(PFD) 12。 PFD 12—般包括耦合到电荷泵14的相 位误差检测器13。也称为低通滤波器(LPF)的环路滤波器18连接到电压控制的振荡器(VCO) 20。状态机16也连接到VCO 20和开 关22，开关22连接到环路滤波器18。 VCO20通过除法器电路24耦 合到PFD 12。
更具体地，PFD 12具有输入端子28和输入端子30，输入端子 28被耦合以接收具有频率fref2的参考信号VREF2，输入端子30被耦合 以从除法器电路24接收具有频率fdiv的反馈信号VFB。 PFD 12具有 分别连接到状态机16的输入端子36和38以及电荷泵14的输入端子 40和42的输出端子32和34。电荷泵14的输出端子45连接到环路 滤波器18的输入端子48。状态机16的输出端子4415 442， ...， 44m分别 连接到VCO 20的输入端子46i， 462,…，46m，以及状态机16的输出端 子48连接到开关22的控制端子50。 VCO 20包括耦合到一个或更多 组开关电容器23r23m的电感-电容(LC)储能电路21，其中m为整 数。作为例子，开关22是具有载流电极52和载流电极54的三端子 开关，载流电极52被耦合以接收参考电压或电势VREF1，载流电极54 通常连接到电荷泵14的输出端子45和环路滤波器18的输入端子48。 环路滤波器18的输出端子56连接到VCO 20的输入端子58。 VCO 20 的输出端子60用作PLL电路10的输出端子。虽然开关50显示为耦 合在环路滤波器18之前，但这不是本发明的限制。例如，载流电极 54通常可连接到环路滤波器18的输出端子56和VCO 20的输入端子 58。除法器电路24耦合在VCO 20的输出端子60和PFD 12的输入 端子30之间。优选地，除法器电路24是被n除的电路，其中n为由
用户选择的整数。
图2是示出根据本发明的实施方式的PLL电路10的操作的流程 图64。在PLL电路10的上电期间或当希望VCO20的输出频率变化 时，状态机16将开关22配置成连接参考电压VREF1与输入端子48。 将参考电压VREM施加到输入端子48过度驱动环路滤波器18，以使 它在输出端子56产生电压VTUNE(由标为66的方框表示)。电压VTUNE 传输到VCO 20的输入端子58。响应于电压VTUNE， VCO 20产生具 有输出频率f幽的输出信号VOUT，输出信号VOUT出现在输出端子60。输出电压VOUT出现在除法器电路24的输入端子，这产生具有频率fdiv 的反馈信号VFB。除法器电路24用整数n除频率f。w，因而产生具有
频率fdiv的反馈信号VFB。因此，反馈信号VFB实质上具有与输出信号
Vout相同的幅度，但它具有比频率iU小n倍的频率fdiv。
具有参考频率fref2的参考信号V肌F2施加到输入端子28,而具有
频率fdiv的反馈信号VFB反馈到输入端子30。相位误差检测器13比较
频率fref2与反馈频率fdiv，并在输出端子32和34产生表示信号fref2
和fdiv之间差异的差分相位误差信号(由标为68的方框表示)。差分 相位误差信号分别传输到电荷泵14的输入端子40和42以及状态机
16输入端子36和38。当频率fref2和fdW实质上同相时，相位误差
信号实质上为零，且状态机16传输打开开关22的信号(由参考数字 76表示)。PLL电路10在正常工作模式中(由标为78的方框表示)。 响应于具有非零值或不在预定的容差范围内的相位误差信号，
即，频率fref2实质上不等于fdiv，状态机16开启或关闭电容器组。如 果频率fref2比fdW快，则状态机16关闭VCO 20内的一个电容器组
23厂23m，即，状态机16使电容器组从LC储能电路21分离(由标为 80的方框表示)。响应于新的电容器配置，VCO20产生具有更新的 输出频率fouT的更新的输出电压Vout。更新的输出电压VOUT出现在 除法器电路24的输入处，这产生了具有更新的频率fdiv的更新的反馈 信号Vfb。除法器电路24用整数n除频率f。ut，因而产生具有频率fdiv 的反馈信号VFB。
具有参考频率fref2的参考信号VREF2施加到输入端子28，而具有
频率fdiv的参考信号VFB反馈到输入端子30，以使PFD 12的相位误 差检测器13可比较它们，即，过程在由标为68的方框表示的阶段继
续.相位误差检测器13再次比较频率fref2与反馈频率fdiv，并产生传
输到电荷泵14的输入端子40和42以及状态机16的输入端子36和 38的差分相位误差信号。响应于实质上仍然大于反馈频率fdiv的频率
fref2，即，相位误差信号仍然具有非零值或不在预定的容差范围内，
状态机16关闭VCO 20内的另一电容器組23r23m(由标为80的方框表示)。新的电容器配置使VCO20产生具有更新的输出频率fouT的 更新的输出电压VOUT。更新的输出电压VOUT出现在除法器电路24
的输入端子，这产生了具有频率fdiV的反馈信号VFB。比较频率fref2 与fdiv以及关闭电容器组23r23m的过程继续，直到频率fref2与fdiv实 质上相等。
一旦频率fref2与fdiv实质上相等，状态机16就产生打开开
关22的信号(由标为76的方框表示)。PLL电路10接着进入正常 工作模式(由标为78的方框表示)。
如果频率fref2比fdiv慢，则状态机16开启VCO 20内的一个电容
器组23厂23m，即，状态机16将电容器组布置成与LC储能电路21 并联(由标为82的方框表示)。响应于新的电容器配置，VCO20产
生具有更新的输出频率foUT的更新的输出电压Vout。更新的输出电
压V。uT出现在除法器电路24的输入处，这产生了具有频率f^的反 馈信号VpB。除法器电路24用整数n除频率f。w，因而产生具有频率
fdiv 的反馈信号VFB。
具有参考频率fref2的参考信号Vref2施加到愉入端子28，而具有 频率fdiv的反馈信号VFB反馈到输入端子30,以使相位误差检测器13 可比较它们，即，过程在由标为68的方框表示的阶段继续。相位误 差检测器13再次比较频率fref2与反馈频率fdiv，并产生传输到电荷泵
14的输入端子40和42以及状态机16的输入端子36和38的差分相
位误差信号。响应于实质上仍然小于反馈频率fdiv的频率fref2，即，相
位误差信号仍然具有非零值或不在预定的容差范围内，状态机16开 启VCO 20内的另一电容器组23r23m (由标为82的方框表示)。新 的电容器配置使VCO 20产生具有更新的输出频率fouT的更新的输出 电压VOUT。更新的输出电压VOUT出现在除法器电路24的输入端子，
这产生了具有频率fdiv的反馈信号VFB。比较频率fref2与fdiv以及开启 电容器組23厂23m的过程继续，直到频率fref2实质上等于反馈频率fdiv。 一旦频率fren与fdw实质上相等，状态机16就产生打开开关22的信
号(由标为76的方框表示)，而PLL电路10进入正常工作模式(由 标为78的方框表示)。图3是适合于根据本发明的实施例使用单块集成电路过程来制 造的PLL电路100的结构图。与PLL电路10 —样，PLL电路100 也称为调谐电路或PLL系统。PLL电路100包括耦合到状态机16和 环路滤波器104的相位频率检测器(PFD) 102。 PLL电路100不同 于的PLL电路IO，因为PED 102不包括电荷泵。也称为低通滤波器 (LPF )的环路滤波器104连接到VCO 20。状态机16也连接到VCO 20和开关22，开关22连接到环路滤波器104。 VCO 20通过除法器 电路24耦合到PFD 102。更具体地，PFD 102具有输入端子28和输 入端子30，输入端子28被耦合以接收具有频率fref2的参考信号VREF2， 输入端子30被耦合以从除法器电路24接收具有频率fdiv的反馈信号 VFB。 PFD 102具有分别连接到状态机16的输入端子36和38以及环 路滤波器104的输入端子106和108的输出端子32和34。状态机16 的输出端子4化442，…，44m分别连接到VCO 20的输入端子46,， 462， ...， 46m，以及状态机16的输出端子48连接到开关22的控制端子 50。 VCO 20包括耦合到一个或更多组开关电容器23r23m的LC储能 电路21，其中m为整数。开关22的载流电极52被耦合以接收参考 电压或电势VREM，而载流电极54连接到VCO20的输入端子58。虽 然开关50显示为耦合在环路滤波器104之前，但这不是本发明的限 制。例如，栽流电极54可连接到环路滤波器104的输入端子106和 108。环路滤波器104的输出端子110也连接到VCO 20的输入端子 58。 VCO 20的输出端子60用作PLL电路100的输出端子。除法器 电路24耦合在VCO 20的输出端子60和PFD 102的输入端子30之 间。
图4是适合于根据本发明的实施例使用单块集成电路来制造的 PLL电路180的结构图。与PLL电路10和100—样，PLL电路180 也称为调谐电路或PLL系统，PLL电路180包括耦合到状态机200 和电荷泵192的PFD182。电荷泵192连接到环路滤波器18，环路滤 波器18连接到VCO 20。状态机200也连接到VCO 20,比较器208 耦合在输出端子56和状态机200的输入端子205之间，VCO 20通过除法器电路24耦合到PFD 182。 PFD 182具有输入端子184和输入 端子186，输入端子186被耦合以接收参考信号VREF2，输入端子186 被耦合以从除法器电路24接收反馈信号VFB。参考信号VRE^和反馈信号Vfb分別具有頻率fref2和fdiv。
PFD 182具有分别连接到状态机200的输入端子202和204以及电荷泵192的输入端子194和196的 输出端子188和190。电荷泵192的输出端子198连接到环路滤波器 18的输入端子48。状态机200的输出端子206^ 2062， ...， 206m分别连 接到VCO 20的输入端子46i， 462， ...， 46m。 VCO 20包括耦合到一个 或更多组开关电容器23^23m的LC储能电路21，其中m为整数。比 较器208的输出端子214连接到状态机200的输入端子205。比较器 203的输入端子212连接到环路滤波器18的输出端子56，而输入端 子210被耦合以接收参考电压或电势VREF3。环路滤波器18的输出端 子56连接到VCO 20的输入端子58。 VCO 20的输出端子60用作PLL 电路180的输出端子。除法器电路24耦合在VCO 20的输出端子60 和PFD 182的输入端子186之间。优选地，除法器电路24是被n除 的电路，其中n为由用户选择的整数。图5是示出根据本发明的实施方式的PLL电路180的操作的流 程图220。 PLL电路180的操作的描述以正常模式中的PLL电路180 开始(由标为222的方框表示)。具有参考频率fref2的参考信号VREF2 施加到输入端子184，而具有频率fdiv的反馈信号VFB反馈到输入端子186。相位频率检测器182比较频率fref2与反馈频率fdiv,并在输出 端子188和190产生表示信号fref2和fdiv之间相位差异的差分相位误差信号。差分相位误差信号分别传输到电荷泵192的输入端子194和 196以及状态机200的输入端子202和204。如果相位误差信号实质上为零值，即，信号Vref2和VpB实质上同相，则电荷泵192产生输出电压VPUMP，以及环路滤波器18产生实质上等于参考电压VREF3的输出电压vtune。如果电压Vref3和vtune实质上相等，则来自比较器208的输出信号禁止状态机200。在这种工作模式下，PLL电路180 被锁定或实质上锁定(由标为223的方框表示)。应理觯，当PLL电路180被锁定时，在参考信号频率fref2和反馈信号频率fdiv之间可 能有小的相位差异。参考电压或电势Vref3迷接到比校器208的输入端子210,而环 路滤波器18的输出端子56连接到比较器208的输入端子212。因此， 环路滤波器18将调谐信号VTUNE传输到比较器208，比较器208比较调谐信号VTUNE与参考电压VREF3 (由标为224的方框表示)。响应于具有非零值或不在预定的容差范围内的相位误差信号，电荷泵192增加或减小其输出电压VPUMP。输出电压VPUMP的方向改变，即，增加或减小，依赖于频率frw和fdiv之间的相位关系。电压VpuMP 输入到在输出端子56产生调谐电压vtune的环路滤波器18中。如果电压vtune大于参考电压Vref3，則状悉机200关闭VCO 20内的一个 电容器组23r23m，即，状态机200使电容器组从LC储能电路21分 离(由标为230的方框表示)。更新的输出电压VouT出现在除法器 电路24的输入处，这产生了具有频率fdiv的反馈信号VFB。除法器电 路24用整数n除频率f。ut，因而产生具有频率fdiv的反馈信号VFB。响应于更新的输出电压VOUT，环路滤波器18产生更新的调谐电 压VTUNE。如果调谐电压Vtune仍然大于参考信号VREF3，则状态机 200关闭VCO 20内的另 一电容器组23广23J由标为230的方框表示)。响应于更新的调谐电压vtune和新的电容器配置，VCO 20产生具有 更新的输出频率fouT的更新的输出电压VOUT。更新的输出电压VOUT 出现在除法器电路24的输入端子，这产生了具有更新的频率fdiv的更新的反馈信号VpB。应注意，信号Vout、 VPUMP、 VTUNE、 f。ut、 VFB和fdiv的更新出现在比较器208执行任何进一步的比较之前。比较频率fref2与fdiv、更新电压VouT、 VPUMP、 VTUNE以及关闭电容器組23广23加 的过程继续，直到调谐电压vtune实质上等于参考电压vref3, —旦 电压Vtune与V肌F3实质上相等，来自比较器208的输出信号就禁止 状态机200 (由标为228的方框表示)，因为PLL电路180被锁定并 进入正常工作模式(由标为222的方框表示)。如果调谐电压vtune小于参考电压vref3,则状态机202开启VCO20内的电容器組23厂23m，即，将电容器组布置成与LC储能电 路21并联(由标为232的方框表示)。响应于调谐电压Vtune和新的 电容器配置，VCO 20产生具有更新的输出频率fouT的更新的输出电 压VouT。更新的输出电压VouT出现在除法器电路24的输入端子，这 产生了具有频率fdiv的更新的反馈信号VFB。除法器电路24用整数n
除频率f。ut，因而产生具有频率fdiv的反馈信号VFB。
具有参考频率fref2的参考信号VREF2施加到输入端子184，而具 有频率fdiv的参考信号VFB反馈到输入端子186，以使相位频率检测器
182可比较它们，即，过程在由标为224的方框表示的阶段继续。相
位频率检测器182再次比较频率fref2与反馈频率fdiv，并产生传输到电
荷泵192的输入端子194和196以及状态机200的输入端子202和204 的差分相位误差信号。响应于具有非零值或不在预定的容差范围内的 相位误差信号，电荷泵192增加或减小其输出电压VPUMP。输出电压
VpuMP的方向改变，即，增加或减小，依赖于频率fref2和fdiv之间的相
位关系。电压VpuMP输入到在输出端子56更新调谐电压VTUNE的环路 滤波器18中。应注意，调谐电压VTUNE的更新出现在比较器208执行 任何进一步的比较之前。如果调谐电压VTUNE仍然小于参考电压 VREF3，则状态机200开启VCO 20内的另一电容器组23广23m (由标 为232的方框表示)。响应于电压VTUNE和新的电容器配置，VCO20
产生具有更新的输出频率foUT的更新的输出电压VOUT。更新的输出
电压VOUT出现在除法器电路24的输入处，这产生了具有更新的频率
fdiv的更新的反馈信号VFB。应注意，信号Vout、 Vpump、 VTUNE、 f。ut、 VFB、 fdiv、 VPUMP、和VTUNE的更新出现在比较器208执行任何进一步 的比较之前。比较频率fref2与fdiv、更新电压VpUMP、 Vtune和Vfb、 以及开启电容器组的过程继续，直到电压VnjNE实质上等于参考电压
VREF3。 一旦电压VPUMP、 Vtune和VREF3实质上相等，来自比较器208 的输出信号就禁止状态机200 (由标为228的方框表示)，因为PLL 电路180被锁定并进入正常工作模式(由标为222的方框表示)。
虽然在这里公开了某些优选实施方式和方法，从前述公开中对本领域的技术人员很明显，可进行这样的实施方式和方法的变化和更改 而不偏离本发明的实质和范围。意图是本发明应仅被限制到由所附权 利要求以及可适用法律的规则和法则要求的程度。
权利要求
1.一种调谐电路，包括相位频率检测器，其具有第一输入端子和第二输入端子以及第一输出端子和第二输出端子，所述第一输入端子耦合成接收参考信号；环路滤波器，其具有输入端子和输出端子，所述输入端子耦合到所述相位频率检测器的第一输出端子；电压控制的振荡器，其具有第一输入端子和第二输入端子以及输出端子，所述第一输入端子耦合到所述环路滤波器的输出端子；除法器电路，其具有输入端子和输出端子，所述输入端子耦合到所述电压控制的振荡器的输出端子，以及所述输出端子耦合到所述相位频率检测器的第二输入端子；以及状态机，其具有第一输入端子和第二输入端子以及至少一个输出端子，所述第一输入端子和第二输入端子分别耦合到所述相位频率检测器的第一输出端子和第二输出端子，以及所述至少一个输出端子中的第一输出端子耦合到所述电压控制的振荡器的第二输入端子。
2. 如权利要求1所述的调谐电路，其中所述相位频率检测器包 括耦合到电荷泵的相位误差检测器，且其中所述电荷泵的输出端子用 作所述相位频率检测器的第一输出端子，且其中所述电压控制的振荡 器包括耦合到电容器组的电感-电容储能电路，所述状态机的所述至少 一个输出端子中的第一输出端子耦合到所述电容器组。
3. 如权利要求l所述的电路，其中所述电压控制的振荡器包括 耦合到多个电容器组的电感-电容储能电路，以及所述状态机具有所述 至少一个输出端子中的第二输出端子，且所述状态机的第一输出端子 和第二输出端子分别耦合到所述多个电容器组中的第一电容器组和 第二电容器组。
4. 如权利要求l所述的电路，其中所述状态机具有所述至少一 个输出端子中的第二输出端子，并进一步包括耦合在所述状态机的第 二输出端子和所述环路滤波器的输入端子之间的开关，且其中所述开关是具有控制端子以及第一载流电极和第二载流电极的三端子开关， 所述控制端子耦合到所述状态机的第二输出端子，所述第一载流电极 耦合成接收第一参考电势，以及所述第二载流电极耦合到所述环路滤 波器的输入端子。
5. 如权利要求l所述的电路，其中所述状态机具有多个其它输 出端子，且其中所述电压控制的振荡器包括耦合到多个电容器组的电 感-电容储能电路，所述状态机的第一输出端子耦合到所述多个电容器 组中的第一电容器组，以及所述多个其它输出端子中的每个输出端子 耦合到所述多个电容器组中的相应电容器组。
6. —种用于调谐电路的方法，包括 产生调谐电压；使用所述调谐电压来驱动振荡器以产生具有输出频率的输出信号；从所述输出信号形成反馈信号，所述反馈信号具有不同于所述输 出信号的输出频率的频率；比较所述反馈信号的频率与参考频率；如果所述参考频率比所述反馈信号的频率快就关闭至少一个电 容器组；以及如果所述参考频率比所述反馈信号的频率慢就开启至少一个电 容器组。
7. 如权利要求6所述的方法，进一步包括使用参考电压来产生 所述调谐电压并且如果所述参考电压实质上等于所述反馈信号的频 率，则打开开关来关闭所述参考电压。
8. 如权利要求6所述的方法，进一步包括使用参考电压来产生 所述调谐电压，且在如果所述参考电压比所述反馈信号的频率快就关 闭至少一个电容器组或如果所述参考电压比所述反馈信号的频率慢 就开启至少一个电容器组之后，更新所述反馈信号的频率； 比较所述反馈信号的更新频率与所述参考频率；如果所述参考频率比所述反馈信号的更新频率快就关闭至少一个电容器组；以及如果所述参考频率比所述反馈信号的更新频率慢就开启至少一 个电容器组。
9. 一种用于调谐电路的方法，包括 产生调谐电压；比较所述调谐电压与参考电压；如果所述调谐电压大于所述参考电压就关闭一个电容器组；以及 如果所述调谐电压小于所述参考电压就开启一个电容器组。
10. 如权利要求9所述的方法，进一步包括如果所述调谐电压实 质上等于所述参考电压就禁止状态机，并且在如果所述调谐电压大于 所述参考电压就关闭一个电容器组或如果所述调谐电压小于所述参 考电压就开启一个电容器组之后，更新所述调谐电压；比较所述更新的调谐电压与所述参考电压；如果所述更新的调谐电压大于所述参考电压就开启一个电容器 组或如果所述更新的调谐电压小于所述参考电压就关闭另一个电容 器组。
全文摘要
一种用于设置调谐电压的调谐电路和方法。调谐电路具有耦合到环路滤波器的相位频率检测器，环路滤波器耦合到电压控制的振荡器。电压控制的振荡器的输出端子耦合到相位频率检测器的输入端子以形成反馈环。状态机耦合在相位频率检测器和电压控制的振荡器之间。开关耦合在状态机的输出端子和环路滤波器的输入端子之间或状态机的输出端子和电压控制的振荡器的输入端子之间。可选地，比较器耦合在状态机的输入端子和环路滤波器的输出端子之间或状态机的输入端子和相位频率检测器的输出端子之间。
文档编号H03L7/16GK101309081SQ20081009710
公开日2008年11月19日 申请日期2008年5月14日 优先权日2007年5月15日
发明者J·J·休斯 申请人:半导体元件工业有限责任公司