专利名称：逻辑门以及使用该逻辑门的半导体集成电路装置的制作方法
技术领域：
本发明涉及逻辑门以及使用该逻辑门的半导体集成电路装置，尤其涉及包
含CMOS电路的逻辑门以及使用该逻辑门的半导体集成电路装置。
背景技术：
目前，已知将P沟道MOS (Metal Oxide Semiconductor)晶体管和N沟道 MOS晶体管互补地组合，构成逻辑电路元件的反相器(inverter)的CMOS (Complementary MOS ，互补型MOS )反相器电路。
图8是表示目前所使用的CMOS反相器电路的图。在图8中，P沟道MOS 晶体管MP50和N沟道MOS晶体管MN50的栅极彼此相连，构成共同的输入 部A,漏极彼此相连，构成共同的输出部Y。另外，P沟道MOS晶体管MP50 的源极与电源Vdd相连，N沟道MOS晶体管MN50的源极与大地GND相连。
在图8所示的COMS反相器电路中，在输入部A输入了 L (低)电平的 电压信号时，P沟道MOS晶体管MP50导通，在输出部Y上输出电源电压 Vdd,因此输出H (高)电平的信号。相反，在输入部A输入H电平的电压 信号时，N沟道MOS晶体管MN50导通，因此输出部Y接地，输出L电平的 信号。于是，通过图8所示的CMOS反相器电路，可以将输入信号反相输出， 可以作为逻辑电路的反相器元件(NOT门)来工作。
图9是表示图8所示的现有CMOS反相器电路的、输出电压相对于输入 电压的关系特性的图。在图9中，横轴表示输入到输入部A的输入电压Vin[V], 纵轴表示从输出部Y输出的输出电压Vout[V]。如上所述，成为如下电压特性 当输入到输入部A的输入电压为L电平时，从输出部Y输出的输出电压Vout 输出H电平，当输入电压Vin超过电源电压Vdd的大约一半的大小而成为H 电平时，超过输出切换的阔值，输出电压Vout成为切换到L电平。由此可以 起到反相器的作用。
此外，已知在这种反相器电路中具有由第1互补型MOS晶体管形成的反相器电路、与所述第1互补型MOS晶体管分别并联连接的同极性的第2互补 型MOS晶体管、和根据所述反相器电路的输出电平进行所述第2互补型MOS 晶体管的开关的切换单元，具有与所述第1以及第2互补型MOS晶体管共同 串联连接的同极性的第4互补型MOS晶体管，根据所述反相器电路的输入电 平，对该第4互补型MOS晶体管进行开关的滞后(hysteresis)电路(例如参 照专利文献1 )。
然而，在上述图8和图9所示的现有技术的结构中，如图9的输入输出电 压特性所示，表示了没有滞后特性，输出电压在阈值附近急剧切换的特性，因 此，存在当切换时发生切跳(chattering)等的问题。即，在图9的输入输出特 性中表示当输入到输入部A的输入电压Vin从L电平上升而达到电源电压Vdd 的大约一半大小的阈值电压时，输出电压Vout急剧地从H电平切换到L电平 的陡峭的输入输出特性，当输入电压Vin从H电平变化到L电平时也同样地 表示了输出电压Vout在阈值电压附近急剧地从L电平切换到H电平的电压特 性。根据该特性，由于是没有滞后的电压变化特性，因此在切换时容易产生切 跳等，有可能导致逻辑电路的误动作。
另外，根据上述专利文献l中记载的结构，所有电路元件由MOS晶体管 构成，因此存在滞后的电压幅度增大、难以形成较小的滞后的问题。另外，当 想要进行滞后的微调时也需要进行改变MOS晶体管特性的设计变更，因此存 在难以调整的问题。
专利文献1特开昭54 - 74353号公报
发明内容
因此，本发明的目的在于，提供一种通过容易调整的结构可以得到希望的 滞后特性的逻辑门。
为了达成上述目的，本发明第1方式的逻辑门包含CMOS电路(10 ~ 14 )， 该CMOS电路(10~ 14)具有P沟道MOS晶体管(MP1、 MPll、 MP12、 MP21、 MP22)和N沟道MOS晶体管(画l、 MNll、画12、 MN21、 MN22 )， 该逻辑门的特征在于，具有与所述P沟道MOS晶体管(MP1、 MPll、 MP12、 MP21、 MP22)和/或所述N沟道晶体管(MN1、 MNll、 MN12、 MN21、 MN22 ) 的源极或漏极串联连接的具有电阻成份的元件(Rl ~R8);与该具有电阻成l分的元件(R1~R8)并联连接的开关元件(MP3、 MN3、 MP4、 MN4、 MP14、 MN14、 MP24、 MN24);以及根据所述CMOS电路(10 ~ 14 )的输出信号， 对所述开关元件(MP3、 MN3、 MP4、 MN4、 MP14、 MN14、 MP24、 MN24) 进行开关控制的开关控制电路(20、 21、 22)。
由此，可以得到逻辑门的阈值电压根据CMOS电路的输出信号而变化的 电压特性，可以得到;f艮难产生切跳等的逻辑门。
本发明第2方式的特征在于，在第1方式的逻辑门中，所述开关控制电路 (20、 21、 22)，通过与所述CMOS电路(10-14)的输入信号同相的信号控 制所述开关元件(MP3、画3、 MP4、画4、 MP14、画14、 MP24、画24 )。
由此，可以提高将H电平反相为L电平的阈值电压，降低将L电平反相 为H电平的阈值电压，可以得到具有滞后的电压特性，因此可以得到4艮难产 生切跳等的逻辑门。
本发明第3方式的特征在于，在第l或第2方式的逻辑门中，所述具有电 阻成份的元件(Rl ~R8)是电阻器或MOS晶体管。
由此，可以^使用电阻器以简单的结构实现滞后电路。另夕卜，通过使用MOS 晶体管的导通电阻，在相比较电阻器而言利用MOS晶体管更好的情况下，可 以釆用所述结构容易地实现滞后电路。
本发明第4方式的特征在于，在第1 ~3的任意一种方式的逻辑门是NOT 门、NOR门或NAND门中的某一个。
由此，可以提供具有滞后电压特性的各种基本逻辑门，可以用具有滞后特 性的逻辑门构成希望的逻辑电路，可以得到由切跳等引起的误动作较少的逻辑 电路。
本发明第5方式的半导体集成电路装置，其特征在于，使用第1 第4方 式中任意一项所述的逻辑门，在半导体基板上形成逻辑电路，将该半导体基板 收纳在封装中。
由此，可以用具有滞后特性的逻辑门，构成半导体集成电路装置内的逻辑 电路，可以得到由切跳等引起的误动作较少的逻辑IC。
此外，上述括号内的参照符号，是为了便于理解而添加的，只不过是一个 例子，不限定于图示的形态。根据本发明，可以使逻辑门具有容易调整的滞后电压特性。
图1是表示实施例1的CMOS反相器电路的电路结构的图。 图2是表示实施例1的CMOS反相器电路的输入输出电压特性的图。 图3是表示实施例2的CMOS反相器电路的电路结构的图。 图4是表示实施例3的CMOS反相器电路的电路结构的图。 图5是表示实施例4的CMOS反相器电路的结构的图。 图6是表示实施例5的逻辑门的电路结构的图。 图7是表示实施例6的逻辑门的电路结构的图。 图8是表示目前所使用的CMOS反相器电路的图。 图9是表示现有的CMOS反相器电路的输入输出电压的关系特性的图。 符号说明
10、 11、 12、 13、 14; COMS电路；20、 21、 22:开关控制电路；MP1、 MP2、 MPll、 MP12、 MP13、 MP21、 MP22、 MP23: P沟道MOS晶体管； 画l、丽2、應ll、廳12、画13、画21、謹22、画23: N沟道MOS 晶体管；MP3、 MN3、 MP4、 MN4、 MP14、 MN14、 MP24、 MN24:开关元 ^f牛；Rl、 R2、 R3、 R4、 R5、 R6、 R7、 R8:电阻；A、 Al、 A2、 A3、 B: Mr 入部；Y、 Yl、 Y2、 Y3、 f:输出部。
具体实施例方式
下面，参照
用于实施本发明的最佳方式。
(实施例1)
图1是表示实施例1的CMOS反相器电路、即NOT门的电路结构的图。 在图1中，实施例1的CMOS反相器电路具有构成CMOS电路10的P沟 道MOS晶体管MP1以及N沟道MOS晶体管MN1;与它们的源极串联连接 的电阻R1、 R2;与COMS电路10的输出部Y连接的、也构成CMOS电路的 P沟道MOS晶体管MP2以及N沟道MOS晶体管MN2;与电阻Rl并联连接 的P沟道MOS晶体管MP3;与电阻R2并联连接的N沟道MOS晶体管MN3。
P沟道MOS晶体管MP1和N沟道MOS晶体管MN1的组合即COMS电 路10,构成作为基础的逻辑反相器电路(信号反相电路)，彼此的栅极相连而构成COMS反相器电路的输入部A，并且彼此的漏极相连而构成CMOS反相 器电路的输出部Y。另外，P沟道MOS晶体管MP1的源极经由电阻R1与电 源Vdd相连。而且，P沟道MOS晶体管MP1的背栅(back gate)也与电源 Vdd相连。另一方面，N沟道MOS晶体管MN1的源;f及经由电阻R2与大地 GND相连，背栅直接与大地GND相连。
由P沟道MOS晶体管MP1以及N沟道MOS晶体管MN1组成的CMOS 电路10构成反相器，当在输入部A输入L电平的电压信号时，P沟道MOS 晶体管MP1导通，从输出部Y输出电源电压Vdd的H电平的电压信号。另 一方面，当在输入部A输入H电平的电压信号时，N沟道MOS晶体管MN1 导通，从输出部Y输出大地GND的0V的L电平的电压信号。这样，CMOS 电路IO通过互补地组合P沟道MOS晶体管MP1和N沟道MOS晶体管MNl， 构成逻辑电路中的NOT门，将L电平的输入信号反相为H电平后输出，将H 电平的输入信号反相为L电平后输出。
电阻R1、 R2是用于使CMOS电路10的输入输出特性变化，使其产生滞 后特性的电阻器。将电阻R1插入连接在P沟道MOS晶体管MP1的源极和电 源Vdd之间。将电阻R插入连接在N沟道MOS晶体管MNl的源极和大地 GND之间。电阻Rl 、 R2电阻值相同，在双方都连接的状态下不对CMOS电 路10的输入输出特性造成任何影响，但通过仅将电阻Rl短路或者仅将电阻 R2短路，可以使阈值电压变化，可以提供滞后特性。
P沟道MOS晶体管MP3以及N沟道MOS晶体管MN3分别是用于控制 电阻R1、 R2的短路(short)和开路(open)的开关元件。因此，P沟道MOS 晶体管MP3与电阻Rl并联地将源极与电源Vdd相连，将漏极与P沟道MOS 晶体管MP1的源极相连，当其为导通状态时将电阻Rl短路，当其为截止状 态时将电阻R1开路(连接状态)。同样地，N沟道MOS晶体管MN3与电阻 R2并联地将源极与大地GND相连，将漏极与N沟道MOS晶体管MN3的源 极相连。并且，当N沟道MOS晶体管MN3导通时将电阻R2短路，当其为 截止状态时将电阻R2开路。
开关元件MP3、 MN3根据输入信号的电平仅一方导通，因此，控制成仅 使导通的开关元件MP3、 MN3侧的合成电阻值减小。P沟道MOS晶体管MP3和N沟道MOS晶体管MN3的栅极彼此相连， 共同与开关控制电路20的输出部Yl相连。从而，作为开关元件的P沟道MOS 晶体管MP3以及N沟道MOS晶体管MN3，通过开关控制电路20的输出来 控制其导通.截止。即，从开关控制电路20的输出部Yl输出L电平的电压 信号时，P沟道MOS晶体管MP3导通，将电阻R1短路，当输出H电平的电 压信号时，N沟道MOS晶体管MN3导通，将电阻R2短路。
此外，由该开关动作可知，P沟道MOS晶体管MP3以及N沟道MOS晶 体管MN3也互补地完成动作，构成了 CMOS电路。
开关控制电路20由具有P沟道MOS晶体管MP2和N沟道MOS晶体管 MN2的CMOS电路构成，根据CMOS电路10的输出部Y的输出信号，控制 作为开关元件的P沟道MOS晶体管MP3以及N沟道MOS晶体管MN3。
P沟道MOS晶体管MP2和N沟道MOS晶体管MN2的栅极共同与CMOS 电路10的输出部Y相连，构成输入部Al。另外，P沟道MOS晶体管MP2 和N沟道MOS晶体管MN2的漏极彼此相连，构成了输出部Yl。 P沟道MOS 晶体管MP2的源极与电源Vdd相连，N沟道MOS晶体管MN2的源极与大地 GND相连。另外，输出部Yl与作为开关元件的P沟道MOS晶体管MP3以 及N沟道MOS晶体管MN3的栅极共同连接，对它们进行控制。
在CMOS电路10中输入到输入部A的输入信号，通过输出部Y被反相 输出，而且通过开关控制电路20的输出部Yl被反相后输出，因此，输入到 开关元件MP3、 MN3的输入电压，输入了与输入到CMOS电路10的输入部 A的电压信号电平同相的信号。即，开关控制电路20为了施加正反馈而控制 开关元件MP3、 MN3。于是，在本实施例的CMOS反相器电路中，通过与输 入CMOS电路10的输入电压同相的信号，为了施加正反馈而控制开关元件 MP3、画3。
接着，使用图1和图2,对图1中的CMOS反相器电路的动作进行说明。 图2是表示图1所示的实施例1的CMOS反相器电路(NOT门)的输入输出 电压特性的图。
在图2中，横轴表示输入部A的输入电压Vin[V],纵轴表示输出部Y的 输出电压Vout[V]。此外，COMS反相器电路整体(NOT门)的输入是CMOS电路10的输入部A， CMOS反相器电路整体的输出是CMOS电路10的输出 部Y。
在图2中，当输入电压Vin足够低时、即明显的L电平时，输出电压Vout 输出H电平。当通过图1所示的电路图跟踪动作时，若在CMOS电路10的输 入部A输入L电平，则从输出部Y输出H电平。若在开关控制部20的输入 部Al输入H电平的信号，则从开关控制部20的输出部Yl输出L电平，作 为开关元件的P沟道MOS晶体管MP3导通，电阻R1成为短路的状态。若电 阻R1短路，电阻R2开路，则由于P沟道MOS晶体管MPl侧的电阻成份小 于N沟道MOS晶体管MN1侧的电阻成份，所以图2中的输入输出特性曲线 向电源电压Vdd侧迁移。
另一方面，与之相反，在图2中，当输入电压Vin足够高时、即明显的H 电平时，输出电压Vout输出L电平。同样地，当在图1中跟踪动作时，若在 CMOS电路10的输入部A输入H电平的信号，则从输出部Y输出L电平。 当在开关控制部20的输入部Al输入L电平的信号时，从输出部Yl输出H 电平的信号。H电平的信号将作为开关元件的N沟道MOS晶体管MN3导通， 将电阻R2短路。由此，N沟道MOS晶体管MNl侧的电阻成份变得比P沟道 MOS晶体管MP1小，图2中的输入输出特性曲线向接地电压侧迁移。
这样，与构成作为CMOS反相器电路的基础的CMOS电路10的P沟道 MOS晶体管MPl以及N沟道MOS晶体管MN1串联地连接电阻R1、 R2，与 电阻Rl、 R2并联地连接开关元件MP3、 MN3,供给与输入电压Vin同相的电 压，为了进行正反馈而对开关元件MP3、 MN3进行开关控制，由此可以通过 使用电阻R1、 R2的简单的电路实现具有滞后特性的NOT门。由此，可以构 成切跳等较少的NOT门。另外，通过调整电阻R1、 R2的值可以容易地调整 滞后特性，因此可以构成能够根据用途来容易地进行调整的逻辑门。 (实施例2 )
图3是表示应用本发明的实施例2的CMOS反相器电路的电路结构的图。 在图3中，实施例2的CMOS反相器电路(NOT门)具有构成CMOS电路 10的P沟道MOS晶体管MP1以及N沟道MOS晶体管MN1;在COMS电路 10的输出部Y和P沟道MOS晶体管MP1的漏极间串:f关连接的电阻R3;在输出部Y和N沟道MOS晶体管MN1间串联连接的电阻R4;作为与电阻R3并 联连接的开关元件的P沟道MOS晶体管MP4;作为与电阻R4并联连接的开 关元件的N沟道MOS晶体管MN4;构成控制这些开关元件的开关控制电^各 20的P沟道MOS晶体管MP2以及N沟道MOS晶体管MN2。此外，在图3 中，针对与图1的CMOS反相器电路具有相同结构以及功能的结构要素，使 用相同参照符号。
实施例2的CMOS反相器电路中，电阻R3 、R4分别插入连接在构成CMOS 电路10的P沟道MOS晶体管MP1以及N沟道MOS晶体管MN1的漏极和 输出部Y之间，这一点与在各个MOS晶体管MP1、 MNl的源极侧插入连接 电阻Rl 、 R2的实施例1不同。
于是，用于调整CMOS反相器电路的阈值电压的电阻R3、 R4,可以设置 在构成CMOS电路10的晶体管MPl、 MNl的漏极侧。电阻R3、 R4由于具 有进行构成CMOS电路10的P沟道MOS晶体管MPl和N沟道MOS晶体管 MN1的分压调整的功能，因此，若在同样的条件下相对于P沟道MOS晶体管 MPl和N沟道MOS晶体管MNl进行连接，则既可以连接在源极侧，也可以 连接在漏极侧。
另外，作为将电阻R3切换至短路或开路状态的开关元件的P沟道MOS 晶体管MP4、作为将电阻R4切换至短路或开路状态的开关元件的N沟道MOS 晶体管MN4，随着电阻R3、 R4的插入位置的变化，其位置移动到P沟道MOS 晶体管MPl以及N沟道MOS晶体管MNl的漏极侧，在这一点上与实施例1 的P沟道MOS晶体管MP3以及N沟道MOS晶体管MN3不同，但其功能没 有任何变化。即，根据来自开关控制电路20的输出部Yl的控制输出信号， 进行与CMOS电路10同相位的导通 截止驱动，当对输入部A输入了 L电 平的信号时，P沟道MOS晶体管MP4导通，电阻R3被短路，当对输入部A 输入了H电平的信号时，N沟道MOS晶体管MN4导通，电阻R4被短路。
此外，关于CMOS电路10以及开关控制电路20与实施例1中的动作完 全相同，因此对于各MOS晶体管MP1、 MN1、 MP2、 MN2标注与实施例1 相同的参照符号，省略其说明。
通过该实施例2的CMOS反相器电路，也可以实现图2所示的滞后特性，可以通过使用电阻R3、 R4的简单结构实现具有滞后特性的NOT门，可以构 成切跳等较少的NOT门。另外，通过调整电阻R3、 R4的值，可以容易地调 整滞后特性。
(实施例3 )
图4是表示应用了本发明的实施例3的CMOS反相器电路的电路结构的 图。在图4中，实施例3的CMOS反相器电路具有构成CMOS电路10的P 沟道MOS晶体管MP1以及N沟道MOS晶体管MN1;在N沟道MOS晶体 管MNl的源极侧和大地GND之间串联连接的电阻R2;与电阻R2并联地连 接了漏极和源极的、作为开关元件的N沟道MOS晶体管MN3;构成开关控 制电路20的P沟道MOS晶体管MP2以及N沟道MOS晶体管MN2。
在图4中，实施例3的CMOS反相器电路未在构成CMOS电路10的P 沟道MOS晶体管MP1侧连接电阻，而仅在N沟道MOS晶体管MNl的源极 侧连接了电阻R2，在这一点上与实施例1的图1的CMOS反相器电路不同。 并且，与之相伴，作为控制电阻R2的短路以及开路状态的开关元件的N沟道 MOS晶体管MN3，也与电阻R2并联地仅插入连接在N沟道MOS晶体管MNl 的源极-大地GND之间。
这样，也可以不在构成CMOS电路10的P沟道MOS晶体管MP1以及N 沟道MOS晶体管MNl的双方设置电阻以及开关元件，而仅在MOS晶体管 MPl、 MNl的一侧设置电阻以及开关元件。
在图2中，在N沟道MOS晶体管MNl的源极-大地GND之间插入连接 电阻R2，与之并联地设置了开关元件MN3。通过该结构，实施例3的CMOS 反相器电路的输入输出电压特性，当输入到输入部A的信号电压从L电平切 换至H电平，与d目伴，从输出部Y输出的信号电压从H电平切换至L电平 时，成为图9所示的没有滞后的特性，但当输入部A的输入信号电压从H电 平切换至L电平，并且输出部Y的输出信号电压从L电平切换至H电平时， 如图2所示成为具有滞后的特性。即，成为在图2所示的输入输出特性中，当线。
同样地，若将电阻以及开关元件仅设置在P沟道MOS晶体管MP1的源极-电源Vdd之间，则相反地，当输入电压Vin从L电平切换至H电平、并且 输出电压Vout从H电平切换至L电平时，成为仅发生了图2所示的输入输出 特性曲线向电源电压Vdd侧迁移的变化的特性曲线，可以实现仅在相反的一 个方向具有滞后特性的NOT门。
此外，CMOS电路10以及开关控制电路20的结构以及动作与实施例1 相同，因此对各MOS晶体管MP1、 MN1、 MP2、 MN2标注相同的参照符号， 省略其说明。
通过实施例3的CMOS反相器电路，可以实现仅在1个方向的切换时具 有滞后特性的NOT门。由此可以实现切跳等较少的NOT门。并且，通过调整 电阻R2可以容易地调整该滞后特性。 (实施例4 )
图5是表示应用本发明的实施例4的CMOS反相器电路的结构的图。在 图5中，实施例4的CMOS反相器电路具有构成CMOS电路10的P沟道 MOS晶体管MP1以及N沟道MOS晶体管MN1;构成开关控制电路20的P 沟道MOS晶体管MP2以及N沟道MOS晶体管MN2。这一点与实施例1 ~ 3 相同。但是，电阻R4以及与之并联连接的作为开关元件的N沟道MOS晶体 管MN4，仅在N沟道MOS晶体管MN1的漏极和输出部Y之间设置了 一个， 这一点与实施例1 ~3不同。
这样，可以仅在构成CMOS电路10的P沟道MOS晶体管MP1以及N 沟道MOS晶体管MN1的一方的漏极侧设置电阻和开关元件。在图5中，仅 在N沟道MOS晶体管MN1的漏极和输出部Y之间设置电阻R4以及开关元 件画4。
通过该结构，与实施例3相同地，在图2中仅在输入电压Vin从H电平切 换至L电平、输出电压Vout从L电平切换至H电平时，输入输出特性曲线向 0电位(大地)侧迁移，可以实现具有滞后的输入输出特性。
另外，与实施例3同样地，若仅在P沟道MOS晶体管MP1的漏极和输出 部Y之间设置电阻和开关元件，则相反地，当输出电压Vout从H电平切换至 L电平时，输入输出特性曲线向电源电压Vdd侧迁移，但当输出电压Vout从 L电平切换至H电平时，可以得到没有滞后的输入输出特性。此外，关于CMOS电路10以及开关控制电路20的结构以及功能，由于 与实施例l-3同样，因此对各MOS晶体管MP1、 MN1、 MP2、 MN2标注与 实施例1 ~3同样的参照符号，省略其说明。
这样，根据实施例4的CMOS反相器电路，通过仅在构成CMOS电路10 的P沟道MOS晶体管MP1以及N沟道MOS晶体管MN1的一方的MOS晶 体管的漏极侧设置电阻R4以及开关元件MN4，可以实现仅在一个方向的切换 时具有滞后特性的NOT门。由此，可以构成切跳较少的NOT门。并且，通过 调整电阻R4的值可以容易地调整滞后特性。
此外，在实施例1~4中，全部列举了将由电阻器构成的电阻Rl、 R2、 R3、 R4与P沟道MOS晶体管MP1和/或N沟道MOS晶体管MN1串联连接 的例子而进行了说明，但也可以代替电阻R1、 R2、 R3、 R4而使用MOS晶体 管，使用MOS晶体管的导通电阻来构成CMOS反相器电路。电阻R1、 R2、 R3、 R4只要是具有电阻成份的元件，则也可以利用电阻器以外的电阻元件， 因此通过利用了所述MOS晶体管的导通电阻的结构，也同样可以实现具有滞 后特性的NOT门。
(实施例5 )
图6是表示应用了本发明的实施例5的逻辑门的电路结构的图。实施例5 的逻辑门构成了 NOR门。在图6中，实施例5的NOR门具有构成CMOS 电路11的P沟道MOS晶体管MP11以及N沟道MOS晶体管MN11;构成 CMOS电路12的P沟道MOS晶体管MP12以及N沟道MOS晶体管MN12; 电阻R5、 R6;开关元件MP14、 MN14;构成开关控制电路21的P沟道MOS 晶体管MP13以及N沟道MOS晶体管MN13。
另外，实施例5的NOR门为2输入1输出，因此具有输入部A、 B和输 出部f。从输出部f输出f(A,B),但由于是NOR门，所以输出f(0，0)=l、 f(O,l) =0、 f(l,0) = 0、 f(l，l) = 0。此外，0与L电平的输出相对应，l与H电平的输 出相对应。
在图6中，实施例5的NOR门，若A或B双方或某一方的输入成为H 电平，则相互并联连接的N沟道MOS晶体管MNll、 MN12的双方或某一方 导通，串联连接的P沟道MOS晶体管MPll、 MP12的双方或某一方截止，整体产生NOR功能。
即，例如当向输入部A输入了 H电平的信号时，CMOS电路11的N沟 道MOS晶体管MNll导通，从输出部f输出L电平，输入到开关控制电路21 的输入部A2。由于开关控制电路21也是反相器电路，因此从输出部Y2输出 反相后的H电平，作为开关元件的N沟道MOS晶体管MN14导通，电阻R6 被短路。同样地，当向输入部B输入了 H电平的信号时，N沟道MOS晶体管 MN12导通，从输出部f输出L电平。并且，通过开关控制电路21，开关元件 MN14导通，同样将电阻R6短路。向输入部A以及输入部B的双方输入H 电平的信号时，当然在输出部f也输出L电平信号，因此也同样将电阻R6短 路。由此，实施例5的NOR门可以实现具有滞后特性的输入输出特性。
另 一方面，当向输入部A以及输入部B的双方输入L电平的信号时，CMOS 电路11的P沟道MOS晶体管MP11以及CMOS电路12的P沟道MOS晶体 管MP12的双方导通，从输出部f输出H电平的信号。并且，向开关控制电路 21的输入部A2输入H电平的信号，从输出部Y2输出L电平的信号，成为将 作为开关元件的P沟道MOS晶体管MP14导通的状态。由此，电阻R5被短 路，同样可以实现具有滞后特性的输入输出特性。
这样，在NOR门中也与构成CMOS电路11、 12的MOS晶体管MPll、 MP12、 MNll、 MN12串联地连接电阻，与电阻并耳关地i殳置开关元件MP14、 MN14，通过开关控制电路21对它们进行控制，由此可以实现具有滞后特性 的NOR门，可以构成切跳等较少的NOR门。另外，通过调整电阻R5、 R6 可以容易地调整滞后特性。 (实施例6 )
图7是表示应用了本发明的实施例6的逻辑门的电路结构的图。实施例6 的逻辑门构成了 NAND门。在图7中，实施例6的NAND门具有构成CMOS 电路13的P沟道MOS晶体管MP21以及N沟道MOS晶体管MN21;构成 CMOS电路14的P沟道MOS晶体管MP22以及N沟道MOS晶体管MN22; 电阻R7、 R8;开关元件MP24、 MN24;构成开关控制电路22的P沟道MOS 晶体管MP23以及N沟道MOS晶体管MN23。
另外，实施例6的NAND门为2输入1输出，具有两个输入部A、 B和一个输出部f(A，B)。由于是NAND门，所以输入与输出的关系是《0，0)= l、f(0，l) =1、 f(l，0)=l以及《1,1) = 0 (其中，O表示L电平的电压信号，1表示H电 平的电压信号)。
实施例6的NAND门中，CMOS电路13 、 14的P沟道MOS晶体管MP21 、 22并联地与电源Vdd相连，N沟道MOS晶体管MN21 、 MP22串联地与大地 GND相连。因此，若向输入部A、 B的双方或某一方输入L电平的信号，则 输出部f输出H电平的信号，仅在向输入部A、 B的双方输入H电平的信号 时，输出部f输出L电平的信号，起到NAND门的作用。
即，例如当向输入部A输入L电平的信号时，P沟道MOS晶体管MP21 导通，输出部f输出H电平的信号。由此，开关控制电^各22从输入部A3输 入H电平的信号，从输出部Y3输出L电平的信号。由此，作为开关元件的P 沟道MOS晶体管MP24导通，电阻R7被短路。同样地，当向输入部B输入 L电平的信号时，P沟道MOS晶体管MP22导通，仍然从输出部f输出H电 平的信号。其通过开关控制电路22反相，从输出部Y3输出L电平的信号， 因此，同样地开关元件P沟道MOS晶体管MP24导通，电阻R7被短路。另 外，当向输入部A、 B的双方输入L电平的信号时也进4亍同样的动作。
另一方面，在向输入部A、 B的双方输入H电平的4言号时，与大地GND 串联连接的N沟道MOS晶体管MN21、 MN22的双方成为导通状态，因此从 输出f输出L电平的信号。当将L电平的信号输入开关控制电路22的输入部 A3时，P沟道MOS晶体管MP23导通，从输出部Y3输出H电平的信号。此 时，作为开关元件的N沟道MOS晶体管MN24导通，因此电阻R8被短路。
这样，根据输入部A、 B的输入信号的组合，当输出f的输出电压Vout 为L电平时，仅把与大地GND连接的电阻R8短路，当输出电压Vout为H电 平时，仅把与电源Vdd连接的电阻R7短路，通过进行该动作，在NAND门 中也可以实现滞后特性，可以构成切跳等较少的NAND门。另外，通过电阻 R7、 R8的调整，在实施例6的NAND门中也可以容易地调整滞后特性。
此外，在实施例5和实施例6中，也使用应用了电阻器的例子来说明电阻 R5、 R6、 R7、 R8,但电阻R5 ~ R8只要是具有电阻成份的元件，则可以应用 各种形态，因此例如可以利用MOS晶体管的导通电阻。另夕卜，通过将实施例5的NOR门与实施例i ~ 4的NOT门中的某一个组 合，可以实现具有滞后特性的OR门，通过将实施例6的NAND门与实施例1 ~ 4中的某一个组合，可以实现AND门。并且，利用它们可以构成希望的逻辑 电路。例如，通过使用实施例1 ~6的逻辑门在半导体基板上形成希望的逻辑 电路，将其封装化而收纳在封装内，可以构成搭载了希望的逻辑电路的半导体 集成电路装置。本实施例的逻辑门可以适用于这种逻辑IC。
以上，详细说明了本发明的优选实施例，但本发明并不限于上述实施例， 在不超出本发明的范围的情况下，可以对上述实施例进行各种变形以及替换。
权利要求
1. 一种包含CMOS电路的逻辑门，所述CMOS电路具有P沟道MOS晶体管和N沟道MOS晶体管，该逻辑门的特征在于，包括与所述P沟道MOS晶体管和/或所述N沟道MOS晶体管的源极或漏极串联连接的具有电阻成份的元件；与该具有电阻成份的元件并联连接的开关元件；以及根据所述CMOS电路的输出信号，对所述开关元件进行开关控制的开关控制电路。
2. 根据权利要求1所述的逻辑门，其特征在于，所述开关控制电路，通过与所述CMOS电路的输入信号同相的信号控制 所述开关元件。
3. 根据权利要求1或2所述的逻辑门，其特征在于， 所述具有电阻成份的元件是电阻器或MOS晶体管。
4. 根据权利要求1至3中任意一项所述的逻辑门，其特征在于， 是NOT门、NOR门或NAND门中的某一个。
5. —种半导体集成电路装置，其特征在于，使用权利要求1至4中任意一项所述的逻辑门，在半导体基板上形成逻辑 电路，将该半导体基板收纳在封装中。
全文摘要
本发明提供一种逻辑门以及使用该逻辑门的半导体集成电路装置。本发明的目的在于提供一种能够以容易调整的结构得到希望的滞后特性的逻辑门。本发明的逻辑门包含CMOS电路(10～14)，该CMOS电路(10～14)具有P沟道MOS晶体管和N沟道MOS晶体管，本发明的逻辑门的特征在于，包括与所述P沟道MOS晶体管和/或所述N沟道MOS晶体管的源极或漏极串联连接的具有电阻成份的元件(R1～R8)；与该具有电阻成份的元件(R1～R8)并联连接的开关元件；以及根据所述CMOS电路的输出信号，对所述开关元件进行开关控制的开关控制电路(20、21、22)。
文档编号H03K3/00GK101420216SQ20081017493
公开日2009年4月29日 申请日期2008年10月24日 优先权日2007年10月25日
发明者佐藤朗, 川越治 申请人:三美电机株式会社