一种能提高信噪比的δ-σ调制器的制作方法

文档序号:7525655阅读:236来源:国知局
专利名称:一种能提高信噪比的δ-σ调制器的制作方法
技术领域
本发明涉及数据转换和信号处理领域,具体涉及一种能提高信噪比的A-2调 制器。
背景技术
A-2调制器是一种利用过采样和噪声成型技术的调制器,其广泛应用于音频 信号处理领域。在AD转换器中利用A-S调制器,是釆用对所输入的模拟信号进 行积分并输出的积分器,以及将积分模拟信号变换成数字信号并输出的量化器而 实现的。
如图1所示, 一种传统的一阶开关电容A-2调制器,主要由一开关电容积分 器和量化器组成,积分器对输入模拟信号Ki进行积分,其输出通过量化器得到一 串数字脉冲信号,以实现模拟信号到数字信号的转换。积分器主要由运放和采样 电容Cs,积分电容Ci,以及开关组成。开关由两相时钟Ol, 02控制。在①1时 刻,积分器工作于釆样阶段,该时刻将输入信号Kz'存储于Cs中;在①2时刻为积 分阶段,该时刻Cs中的电荷被转移至Ci中。该积分器的增益表示为Cs/Ci。量化 器主要是由比较器和触发器组成,其输出out控制合适的量化电平(Vrefp, Vrefn) 作为积分的输入。
对于图1所示的A-2调制器,由于量化器输出的反馈作用,使得该调制器的 量化噪声传递函数呈现为一高通滤波器,而具有一阶噪声整形;信号传递函数则 为一低通滤波器。这样信号能够顺利通过,而量化噪声在信号频带内得到衰减, 这样使得信噪比得到大大提高。
如图2所示,通过对图1所示积分器的级联可实现对量化噪声的n阶整形, 以使信噪比得到更大的提高。然而,对于输入级积分器,由于运放的输入热噪声, 1/f噪声和在采样和积分阶段所产生的热噪声得不到整形,因而输入级积分器所产 生的噪声将成为提高信噪比的瓶颈,其中热噪声占主要因素。
如式(1)所示,提高过采样率可以提高信噪比。若输入积分器所产生噪声热 噪声成为限制信噪比的主要因素时,过采样率提高一倍,可增加信噪比3dB,然而这样的代价是功耗也会成倍增加。
皿—(1)
上式中Vin(max)为输入信号的最大幅度,0SR为过采样率k为玻尔兹曼常数, T为温度,DR为动态范围,在A-2调制器中动态范围可等价于信噪比。
同样地,如式(1)示,增大Cs—倍可以增加信噪比3dB,然而增加Cs意味 着积分电容Ci增加一倍,而Ci往往大于Cs许多倍,这样会极大地增大芯片面积, 不利于成本的降低。
综上,当输入积分器所产生噪声热噪声成为限制信噪比的主要因素时,增加 过采样率和采样电容Cs,都能够增加信噪比,然而却不是很好的方法。

发明内容
本发明为解决上述技术问题提供了一种能提高信噪比的A-S调制器,在对输 入信号幅度不变的情况下,增加极小成本甚至降低成本都可获得等效信号的倍增, 从而实现信噪比的提高。
一种能提高信噪比的A-i:调制器,包括依次连接的量化器和积分器,其特征
在于所述积分器的采样电路设置有用于控制开关的两相时钟①1、①2;
当Ol时刻为电路的采样时间时,由①1控制的开关闭合,由①2控制的开关
断开,此时采样电路包括由电容Cl、 C2、、 C (n-1)、 Cn并联形成的并联电容 电路,输入信号Vi输入至并联电容电路的一端,并联电容电路的另一端联接到共 模地,此时并联电容电路的电容上共存储(Cl+C2+…+C(n-1)+Cn)XVi的电荷;
当02时刻为积分时间时,由①2控制的开关闭合,由①1控制的开关断开, 此时采样电路包括由电容Cl、 C2、…、C (n-1)、 Cn串联形成的串联电容电路, 此时串联电容电路的一端连接到共模地,串联电容电路的另一端输出电压Vc, Vc 的等效电压为Vc=nXVi;
其中n》l。
由上式可知本调制器结构的等效输入电压是传统结构的n倍,对应于(1)式, 将Vc代入(1)以替换V腿x,便得到下(2)式p&t/c 4fcr (2)
同样地当Vi取其最大幅值V腿x, (2)式除以(1)便得到n2,即信噪比可提 高n2倍。
为了保证系统传递函数不变,所述电容Cl, C2,, C (n-1), Cn的容值应 该满足
Cs=l/ [1/Cl+l/C2+…+l/C (n-l) +1/Cn] 所述输出电压Vc作为积分器运算放大器的输入。
当『2时,所述釆样电路设置有6个开关S1、 S2、 S3、 S4、 S5、 S6,以及两 个值为2XCs的采样电容C1、 C2,所述S1、 S3 、 S5由01控制,所述S2、 S4、 S6由①2控制;其中Sl连接输入信号Vi和Cl的一极板,C1的一极板通过S2与 共模地连接,Cl的另一极板通过S3与共模地连接,Cl的另一极板通过S4与C2 的一极板连接,S5连接输入信号Vi和C2的一极板,C2的一极板通过S6与共模 地连接;
因此在①1时刻时,输入信号Vi连接并联的Cl、 C2的一端,并联的C1、 C2 的另一端连接共模地;
在①2时刻时,共模地连接依次串联的C1、 C2, C2的另一端连接输出电压Vc, 并且Vc二2XVi;
所述C1和C2满足
Cs=ClXC2/(Cl+C2)
在巾1时刻,两个电容C1、 C2并联,输入信号Vi对Cl, C2充电至Vi,使得 各个电容存储的电荷为分别为ViXCl和ViXC2;在①2时刻,两个电容串联,其 等效电容值为Cs,而Vc处电压由于电荷泵的效应为2XVi,这对于图l所示的采 样电路所传递的电压增加了1倍。
本发明的有益效果如下
本发明可以在对输入信号幅度不变的情况下,增加极小成本甚至减小成本都 可获得等效信号的倍增,从而实现信噪比的提高。


图1为背景技术所述的调制器结构示意2为背景技术所述的调制器结构示意图
图3为本发明采样电路的原理结构示意图
图4为本发明采样电路的等效电路结构示意图
图5为本发明采样电路n=2的结构示意图
图6为本发明采样电路n=2的等效电路结构示意图
图7为本发明实施的具体A-2调制器的结构示意图
图8为本发明实施的具体A-Z调制器的结构示意图
具体实施例方式
如图3-4所示, 一种能提高信噪比的A-2调制器,包括依次连接的量化器和 积分器,其特征在于所述积分器的采样电路设置有用于控制开关的两相时钟①1、 ①2;
当。1时刻为电路的采样时间时,由①1控制的开关闭合,由02控制的开关 断开,此时采样电路包括由电容Cl、 C2、、 C (n-l)、 Cn并联形成的并联电容 电路,输入信号Vi输入至并联电容电路的一端,并联电容电路的另一端联接到共 模地,此时并联电容电路的电容上共存储(Cl+C2+…+C(n-1)+Cn) XVi的电荷;
当①2时刻为积分时间时,由02控制的开关闭合,由①1控制的开关断开, 此时采样电路包括由电容Cl、 C2、…、C (n-l)、 Cn串联形成的串联电容电路, 此时串联电容电路的一端连接到共模地,串联电容电路的另一端输出电压Vc, Vc 的等效电压为Vc=nXVi;
其中n》l。
由上式可知图3所示的本调制器结构的等效输入电压是如图1所示传统结构 的n倍,对应于(1)式,信噪比可提高n2倍。
为了保证系统传递函数不变,所述电容C1, C2,, C (n-1), Cn的容值为
Cs:l/[l/Cl+l/C2+…+l/C(n-l)+l/Cn] 所述输出电压Vc作为积分器运算放大器的输入。
如图5-6所示,当n々时,所述采样电路设置有6个开关S1、 S2、 S3、 S4、 S5、 S6,以及两个值为2XCs的采样电容C1、 C2,所述S1、 S3 、 S5由①1控帝U, 所述S2、 S4、 S6由02控制;其中Sl连接输入信号Vi和Cl的一极板,Cl的一 极板通过S2与共模地连接,Cl的另一极板通过S3与共模地连接,Cl的另一极板 通过S4与C2的一极板连接,S5连接输入信号Vi和C2的一极板,C2的一极板通过S6与共模地连接;
因此在Ol时刻时,图5等效于图6 (a),输入信号Vi连接并联的Cl、 C2的 一端,并联的C1、 C2的另一端连接共模地;
在0>2时刻时,图5等效于图6 (b),共模地连接依次串联的Cl、 C2, C2的 另一端连接输出电压Vc,并且Vc二2XVi;
所述Cl和C2满足
Cs二ClXC2/(Cl+C2)
在Ol时刻,图5中所示两个电容C1、 C2并联,输入信号Vi对Cl, C2充电 至Vi,使得各个电容存储的电荷为分别为ViXCl和ViXC2;在02时亥lj,两个电 容串联,其等效电容值为Cs,而Vc处电压由于电荷泵的效应为2XVi,这对于图 1所示的采样电路所传递的电压增加了1倍。
图7是将图5所示的电路单元替换图1所示的电路单元所得到的A - 2:调制器。 其中取Cl《2:2Cs,所述调制器的采样电路在积分阶段由于电容串联的作用,使得 等效电容仍然为Cs,因而积分器的增益仍然为Cs/Ci,电路没有改变传递函数, 然而等效的输入信号得到倍增。在输入积分器所产生噪声热噪声成为限制信噪比 的主要因素时,对(1)式的结果求分贝,艮P,
DR(db)=10*lg(DR) (2)
若信号幅度增加为原来的2倍,那么根据平方关系和对数关系,(2)式可表 示如下
DR(db)=10*lg(4*DR)=10* (lg4十lg(DR)) (3) 其中lg4=0. 6,所以得到信噪比增加6dB。
如果在减小积分电容Ci和采样电容Cs —半的情况下,由热噪声决定的信噪 比会减小3dB,然而信号增加所带来的信噪比会增加6dB,因而会使总的信噪比增 加3dB,也就是说在增加信噪比的情况下,面积减小,成本降低。
同样若采用外部电平量化,电路可如图8所示。
本方案并不仅仅应用于图7,图8所示的应用,对于各种开关电容A-i:调制 器都适用。
8
权利要求
1、一种能提高信噪比的Δ-∑调制器,包括依次连接的量化器和积分器,其特征在于所述积分器的采样电路设置有用于控制开关的两相时钟Φ1、Φ2;当Φ1时刻为电路的采样时间时,由Φ1控制的开关闭合,由Φ2控制的开关断开,此时采样电路包括由电容C1、C2、…、C(n-1)、Cn并联形成的并联电容电路,输入信号Vi输入至并联电容电路的一端,并联电容电路的另一端联接到共模地,此时并联电容电路的电容上共存储(C1+C2+…+C(n-1)+Cn)×Vi的电荷;当Φ2时刻为积分时间时,由Φ2控制的开关闭合,由Φ1控制的开关断开,此时采样电路包括由电容C1、C2、…、C(n-1)、Cn串联形成的串联电容电路,此时串联电容电路的一端连接到共模地,串联电容电路的另一端输出电压Vc,Vc的等效电压为Vc=n×Vi;其中n≥1;本调制器结构的等效输入电压提高了n倍,因此信噪比提高n2倍。
2、 根据权利要求1所述的一种能提高信噪比的A-2调制器,其特征在于 所述电容C1, C2,, C (n-l), Cn的容值为:Cs:l/[l/Cl+l/C2+…+l/C(n-l)+l/Cn]。
3、 根据权利要求1所述的一种能提高信噪比的A-2调制器,其特征在于 所述输出电压Vc作为积分器运算放大器的输入。
4、 根据权利要求1所述的一种能提高信噪比的A-2调制器,其特征在于 当『2时,所述采样电路设置有6个开关S1、 S2、 S3、 S4、 S5、 S6,以及两个值 为2XCs的采样电容C1、 C2,所述S1、 S3 、 S5由01控制,所述S2、 S4、 S6由 02控制;其中Sl连接输入信号Vi和Cl的一极板,Cl的一极板通过S2与共模 地连接,Cl的另一极板通过S3与共模地连接,Cl的另一极板通过S4与C2的一 极板连接,S5连接输入信号Vi和C2的一极板,C2的一极板通过S6与共模地连 接;因此在①1时刻时,输入信号Vi连接并联的Cl、 C2的一端,并联的Cl、 C2 的另一端连接共模地;在02时刻时,共模地连接依次串联的C1、 C2, C2的另一端连接输出电压Vc, 并且Vc:2XVi;所述Cl和C2满足Cs=Cl XC2/(C1+C2);在①1时刻,两个电容C1、 C2并联,输入信号Vi对Cl, C2充电至Vi,使得 各个电容存储的电荷为分别为ViXCl和ViXC2;在02时刻,两个电容串联,其 等效电容值为Cs,而Vc处电压由于电荷泵的效应为2XVi,这对于图l所示的采 样电路所传递的电压增加了1倍。
全文摘要
本发明公开了一种能提高信噪比的Δ-∑调制器,包括依次连接的量化器和积分器,所述积分器的采样电路设置有用于控制开关的两相时钟Φ1、Φ2,通过当Φ1、Φ2控制开关开闭,采样电路可以变换为由电容C1、C2、…、C(n-1)、Cn形成的并联电容电路或者串联电容电路,从而本调制器结构的等效输入电压提了n倍,因此信噪比提高n<sup>2</sup>倍;本发明可以在对输入信号幅度不变的情况下,增加极小成本甚至减小成本都可获得等效信号的倍增,从而实现信噪比的提高。
文档编号H03M3/02GK101621298SQ20091006023
公开日2010年1月6日 申请日期2009年8月3日 优先权日2009年8月3日
发明者黄俊维 申请人:和芯微电子(四川)有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1