专利名称：一种占空比判定电路的制作方法
技术领域：
本发明涉及占空比判定技术，具体地，涉及一种占空比判定电路。
背景技术：
在数字电路和模拟电路中，占空比定义为脉冲波形中高电平持续时间与总周期的 比值。在现有技术中，对于脉冲波形占空比的判定通常采用数字方式。具体地，使用高频 时钟对高电平进行计数，设高电平的计数值为Xi ；同时，对总周期进行计数，设总周期的计 数值为X2，通过Xl与X2的比值X1/X2，计算出占空比的具体数值，并与预设的占空比值进 行比较和判定。这种数字方式的占空比判定方法，可以实现实际脉冲占空比值与预设占空 比值进行比较和判定。但是，在实现本发明的过程中，发明人发现现有技术中至少存在以下缺陷(1)成本高需要提供高频时钟；(2)结构复杂外加高频时钟，使得电路结构复杂，难免影响可靠性；(3)不利于实施外加高频时钟，电路结构复杂，实施起来较困难。
发明内容
本发明的目的在于，针对上述问题，提出一种占空比判定电路，以实现成本低、结 构简单和易于实施的优点。为实现上述目的，本发明采用的技术方案是一种占空比判定电路，包括时间生成 单元、占空比判定单元、以及恒流源生成单元，其中所述时钟生成单元的时钟信号输入端， 用于输入待判定占空比的时钟脉冲，并与所述占空比判定单元的时钟信号输入端连接；第 一恒流源信号输入端，与所述恒流源生成单元的第一恒流源信号输出端连接；控制信号输 出端，与所述占空比判定单元的控制信号输入端连接；所述恒流源生成单元的第二恒流源 信号输出端，与所述占空比判定单元的第二恒流源信号输入端连接；所述占空比判定单元 的输出端，用于输出占空比判定值。进一步地，所述时间生成单元包括第一信号控制开关、第一充电电容和第一反相 器，其中所述第一信号控制开关的输入端为第一恒流源信号输入端；时钟信号输入端，用 于输入待判定占空比的时钟脉冲；输出端与所述第一反相器的输入端连接，同时，经所述第 一充电电容后，与信号地连接；所述第一反相器的输出端为控制信号输出端。进一步地，所述占空比判定单元包括第二信号控制开关、第二充电电容和第二反 相器，其中所述第二信号控制开关的输入端为第二恒流源信号输入端；时钟信号输入端， 用于输入待判定占空比的时钟脉冲；输出端与所述第二反相器的输入端连接，同时，经所述 第二充电电容后，与信号地连接；所述第二反相器的输出端，用于输出占空比判定值。进一步地，所述恒流源生成单元包括PMOS管和升压电阻，其中所述PMOS管的漏 极与衬底连接，同时与直流电源连接；源极经所述升压电阻后，与电源地连接；栅极与源极及升压电阻的 公共端连接，同时作为第一恒流源信号输出端，用于输出第一恒流源信号；所 述第一恒流源信号与设定占空比判定值的比值，即为第二恒流源信号。本发明各实施例的占空比判定电路，由于包括时间生成单元、占空比判定单元、以 及恒流源生成单元，其中，时钟生成单元的时钟信号输入端，用于输入待判定占空比的时钟 脉冲，并与占空比判定单元的时钟信号输入端连接；第一恒流源信号输入端，与恒流源生 成单元的第一恒流源信号输出端连接；控制信号输出端，与占空比判定单元的控制信号输 入端连接；恒流源生成单元的第二恒流源信号输出端，与占空比判定单元的第二恒流源信 号输入端连接；占空比判定单元的输出端，用于输出占空比判定值；可以通过恒流源生成 单元分别向时钟生成单元及占空比判定单元提供恒流源信号，通过时钟生成单元向占空比 判定单元提供控制信号，通过占空比判定单元获得待判定占空比的时钟脉冲的占空比判定 值；从而可以克服现有技术中成本高、结构复杂和不利于实施的缺陷，以实现成本低、结构 简单和易于实施的优点。本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变 得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明 书、权利要求书、以及附图中所特别指出的结构来实现和获得。下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实 施例一起用于解释本发明，并不构成对本发明的限制。在附图中图1为根据本发明占空比判定电路的原理框图；图2为根据本发明占空比判定电路中时间生成单元的电路原理图；图3为根据本发明占空比判定电路中占空比判定单元的电路原理图；图4a为根据本发明占空比判定电路中占空比判定单元在实际脉冲信号的占空比 不小于预设占空比时的波形示意图；图4b为根据本发明占空比判定电路中占空比判定单元在实际脉冲信号的占空比 小于预设占空比时的波形示意图；图5为根据本发明占空比判定电路的电路原理图；图5a为图5中恒流源生成单元的电路原理图；图5b为图5中时间生成单元的电路原理图；图5c为图5中占空比判定单元的电路原理图。结合附图，本发明实施例中附图标记如下101-时间生成单元；102-占空比判定单元；103-恒流源生成单元。
具体实施例方式以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实 施例仅用于说明和解释本发明，并不用于限定本发明。实施例一根据本发明实施例，提供了一种占空比判定电路。如图1-图4b、以及图5a所示，本实施例包括时间生成单元101、占空比判定单元102和恒流源生成单元103。其中，时间生成单元101，用于根据待判定占空比的时钟脉冲，在第一恒流源信号(即Iref)的作用下，生成时间周期(即Tl)，用于作为占空比判定单元102的控制信号(即 CTR)；占空比判定单元102，用于在控制信号、以及第二恒流源信号(即Iref/N)的共同作 用下，对待判定占空比的时钟脉冲的占空比进行判定，得到占空比判定值；恒流源生成单元 103，用于向时间生成单元101提供第一恒流源信号，同时向占空比判定单元102提供第二 恒流源信号。这里，N为待判定占空比的时钟脉冲的设定占空比判定值，第二恒流源信号为 第一恒流源信号与该设定占空比判定值的比值。具体地，如图1所示，时钟生成单元101的时钟信号输入端，用于输入待判定占空 比的时钟脉冲，并与占空比判定单元102的时钟信号输入端连接；第一恒流源信号输入端， 与恒流源生成单元103的第一恒流源信号输出端连接；控制信号输出端，与占空比判定单 元102的控制信号输入端连接；恒流源生成单元103的第二恒流源信号输出端，与占空比判 定单元102的第二恒流源信号输入端连接；占空比判定单元102的输出端，用于输出占空比 判定值。这里，参见图1，CLK为待判定占空比的时钟脉冲的输入信号，当CLK到来时，时间 (即Tl)生成单元101和占空比判定单元102同时开始工作，时间(即Tl)生成单元101会 生成上述实施例中提及的Tl时间，在达到Tl时间后，送出控制信号CTR，使占空比判定单 元102停止工作，此时占空比判定单元送出DUTYN信号，通过DUTYN信号的电平值，可以判 定CLK的占空比与预先设定的占空比N的关系。进一步地，在上述实施例中，如图2所示，时间生成单元101包括第一信号控制开 关IN1、第一充电电容Cl和第一反相器INV1。其中，第一信号控制开关的输入端Iref为第一恒流源信号输入端；时钟信号输入 端，用于输入待判定占空比的时钟脉冲；输出端Vl与第一反相器INVl的输入端连接，同时， 经第一充电电容Cl后，与信号地连接；第一反相器INVl的输出端V2为控制信号输出端。进一步地，在上述实施例中，如图3所示，占空比判定单元102包括第二信号控制 开关IN2、第二充电电容C2和第二反相器INV2。其中，第二信号控制开关IN2的输入端Iref/N为第二恒流源信号输入端；时钟信 号输入端，用于输入待判定占空比的时钟脉冲；输出端V3与第二反相器INV2的输入端连 接，同时，经第二充电电容C2后，与信号地连接；第二反相器INV2的输出端V4，用于输出占 空比判定值。进一步地，在上述实施例中，如图5a所示，恒流源生成单元103包括P沟道金属氧 化物场效应管(即PMOS管)PM4和升压电阻Rl。其中，PM4的漏极与衬底连接，同时与直流电源VDD连接；源极经升压电阻Rl后， 与电源地连接；栅极与源极及升压电阻Rl的公共端连接，同时作为第一恒流源信号输出 端，用于输出第一恒流源信号Iref。在本实施例中，第一恒流源信号Iref与设定占空比判定值N的比值，即为第二恒 流源信号Iref/N。这里，参见图2和图3，Iref为第一恒流源信号，N为设定占空比判定值；初始状 态V1、V3为0电平，V2、V4为高电平VDD。
当上述脉冲信号到来时，第一信号控制开关mi导通，此时恒流源生成单元103对 第一充电电容Cl进行充电
权利要求
1.一种占空比判定电路，其特征在于，包括时间生成单元、占空比判定单元、以及恒流 源生成单元，其中所述时钟生成单元的时钟信号输入端，用于输入待判定占空比的时钟脉冲，并与所述 占空比判定单元的时钟信号输入端连接；第一恒流源信号输入端，与所述恒流源生成单元 的第一恒流源信号输出端连接；控制信号输出端，与所述占空比判定单元的控制信号输入 端连接；所述恒流源生成单元的第二恒流源信号输出端，与所述占空比判定单元的第二恒流源 信号输入端连接；所述占空比判定单元的输出端，用于输出占空比判定值。
2.根据权利要求1所述的占空比判定电路，其特征在于，所述时间生成单元包括第一 信号控制开关、第一充电电容和第一反相器，其中所述第一信号控制开关的输入端为第一恒流源信号输入端；时钟信号输入端，用于输 入待判定占空比的时钟脉冲；输出端与所述第一反相器的输入端连接，同时，经所述第一充 电电容后，与信号地连接；所述第一反相器的输出端为控制信号输出端。
3.根据权利要求1所述的占空比判定电路，其特征在于，所述占空比判定单元包括第 二信号控制开关、第二充电电容和第二反相器，其中所述第二信号控制开关的输入端为第二恒流源信号输入端；时钟信号输入端，用于输 入待判定占空比的时钟脉冲；输出端与所述第二反相器的输入端连接，同时，经所述第二充 电电容后，与信号地连接；所述第二反相器的输出端，用于输出占空比判定值。
4.根据权利要求1所述的占空比判定电路，其特征在于，所述恒流源生成单元包括 PMOS管和升压电阻，其中所述PMOS管的漏极与衬底连接，同时与直流电源连接；源极经所述升压电阻后，与电 源地连接；栅极与源极及升压电阻的公共端连接，同时作为第一恒流源信号输出端，用于输 出第一恒流源信号；所述第一恒流源信号与设定占空比判定值的比值，即为第二恒流源信号。
全文摘要
本发明公开了一种占空比判定电路，包括时间生成单元、占空比判定单元、以及恒流源生成单元，其中所述时钟生成单元的时钟信号输入端，用于输入待判定占空比的时钟脉冲，并与所述占空比判定单元的时钟信号输入端连接；第一恒流源信号输入端，与所述恒流源生成单元的第一恒流源信号输出端连接；控制信号输出端，与所述占空比判定单元的控制信号输入端连接；所述恒流源生成单元的第二恒流源信号输出端，与所述占空比判定单元的第二恒流源信号输入端连接；所述占空比判定单元的输出端，用于输出占空比判定值。本发明所述占空比检测电路，可以克服现有技术中成本高、结构复杂和不利于实施等缺陷，以实现成本低、结构简单和易于实施的优点。
文档编号H03K5/19GK102055444SQ20091020943
公开日2011年5月11日 申请日期2009年10月30日 优先权日2009年10月30日
发明者孙强 申请人:无锡海威半导体科技有限公司