在锁相环路中颤动数控振荡器输出的制作方法

专利名称：在锁相环路中颤动数控振荡器输出的制作方法
技术领域：
所揭示的实施例涉及全数字锁相环路(ADPLL)。
背景技术：
图1 (现有技术)是称为时间/数字转换器(TDC)PLL 1的一种类型的全数字锁相 环路(ADPLL)的一个实例的框图。此TDC PLL可(例如)用以在蜂窝式电话的发射器的本 机振荡器中产生本机振荡器信号L0。TDC PLL 1包含环路滤波器2，其输出多位数字调谐 字流。数控振荡器 0))3接收数字调谐字，且输出对应的信号00)_0肌，所述信号00)_0肌 的频率由所述数字调谐字确定。DCO 3可(例如)接收参考时钟信号REF，使得其相对于时 钟信号REF同步地改变DC0_0UT的频率。累加器4在DC0_0UT的每一周期递增，且累加器 的值与参考时钟信号REF同步地锁存到锁存器5中。参考相位累加器6递增了在其输入导 线7上的值。参考相位累加器6也与参考时钟信号REF同步地递增。经由线8将在累加器 6中所累加的值供应到减法器9。经由线11将加法器10的输出供应到减法器9。减法器 9 (还称为相位检测器)从线8上的值减去线11上的值，且以数字字的形式将所得误差值供 应到线12上且供应到环路滤波器2。输入导线7上的值(累加器6递增了所述值)是线13上的调制频率控制值、线14 上的信道频率控制整数值及线15上的信道频率控制小数值的和。由Δ Σ调制器21随时 间改变小数值15。在此特定实例中，使用两点调制，因此由块19按比例缩放线13上的调制 频率控制值，且在加法器20处的第二调制点处将其注入到控制环路中。线11上的值是由 锁存器5输出的整数部分以及线16上的小数部分的和。时间/数字转换器17产生表示介 于信号DC0_0UT的边缘与参考时钟信号REF的边缘之间的时间差的数字输出时戳。在此实 例中，参考时钟信号REF具有固定的但显著低于DC0_0UT的频率。由正规化电路18正规化 由TDC 17输出的时戳以产生线16上的小数部分。控制环路操作以保持线8及11上的值 相互锁定且大致相同。虽然图1的常规ADPLL在蜂窝式电话发射器应用中效果很好，但信号DC0_0UT的 频率在离散时间处改变。这些离散时间在时间上等距隔开。此引入了称为“数字图像”的事 物。这些数字图像是本机振荡器输出信号LO的不在所要LO主要频率处的谱分量。随着参 考时钟REF的频率增加，数字图像在频率上移动得更远离LO主要频率，且数字图像在功率 上变得较小。增加参考时钟REF的频率因此减少数字图像噪声问题。对于大多数蜂窝式电 话协议，存在设定在蜂窝式电话进行发射所在的信道外所允许的最大允许噪声的规范。举 例来说，对于GSM (全球移动通信系统)应用，通常有必要将REF的频率增加到高于约40兆 赫，以使得数字图像具有足够低的量值。然而，增加参考时钟REF的频率增加了 PLL电路中 的切换量且因此增加了功率消耗。

发明内容
颤动锁相环路(PLL)的数控振荡器(DCO)以使得由DCO输出的DC0_0UT信号具有按颤动间隔而改变的频率。DC0_0UT的频率可在大致离散时间处改变，但这些时间经颤动以 使得在改变DC0_0UT的频率所在的时间中的相继者之间不存在单一恒定且固定的时间间 隔。在一个实例中，DCO接收未颤动的传入数字调谐字流，且接收颤动参考时钟信号REFD， 并输出DC0_0UT信号，使得DC0_0UT信号的频率按颤动间隔而改变。在蜂窝式电话发射器 的本机振荡器中使用PLL的情况下，DCO的新颖颤动可用以将数字图像噪声在频率上展开， 使得在与主要本机振荡器频率的特定频率偏移处存在较少数字图像噪声。以此方式将数字 图像噪声在频率上展开允许在不必增加PLL参考时钟的频率的情况下满足蜂窝式电话噪 声规范。通过避免增加参考时钟的频率以满足噪声规范，避免了功率消耗增加。前述内容为概述且因此有必要含有细节的简化、概括及省略；因此，所属领域的技 术人员将了解，所述概述仅为说明性的且不希望以任何方式加以限制。如仅由权利要求书 界定的本文中所描述的装置及/或过程的其它方面、发明特征及优点将在本文中阐述的非 限制性详细描述中变得显而易见。


图1 (现有技术)为常规TDC PLL的简化框图。图2为根据一个新颖方面的一个特定类型的移动通信装置100的高级框图。图3为图2的RF收发器集成电路103的较详细框图。图4为图3的本机振荡器119的较详细图。图5为用以实现图4的DCO 201的一种方式的图。图6A为用以实现图4的颤动电路221的方式的第一实例。图6B为用以实现图4的颤动电路221的方式的第二实例。图7为说明常规TDC PLL中的DCO输出信号的功率谱密度及图4的新颖PLL中的 DC0_0UT信号的功率谱密度的图表。图8A及图8B说明可颤动DCO 201的两种方式。在图8B的实例中，补偿DCO输出 频率以匹配于如所说明的颤动。图9为根据一个新颖方面的方法的流程图。
具体实施例方式图2为根据一个新颖方面的一个特定类型的移动通信装置100的极简化高级框 图。在此特定实例中，移动通信装置100为3G蜂窝式电话，其能够根据码分多址(CDMA)蜂 窝式电话通信协议或GSM (全球移动通信系统)蜂窝式电话通信协议操作。蜂窝式电话包括 (除了未说明的若干其它零件外)天线102以及两个集成电路103及104。集成电路104称 为“数字基带集成电路”或“基带处理器集成电路”。集成电路103为RF收发器集成电路。 RF收发器集成电路103称为“收发器”是因为其包括发射器以及接收器。图3为图2的RF收发器集成电路103的较详细框图。接收器包括称为“接收链” 105 的事物以及本机振荡器106。当蜂窝式电话正在接收时，在天线102上接收高频率RF信号 107。来自信号107的信息穿过双工器108、匹配网络109，且穿过接收链105。信号107由 低噪声放大器(LNA)IlO放大，且在频率上由混频器111加以下变频转换。所得的经下变频 转换的信号由基带滤波器112滤波，且被传到数字基带集成电路104。数字基带集成电路104中的模/数转换器113将信号转换成数字形式，且由数字基带集成电路104中的数字电 路处理所得的数字信息。数字基带集成电路104通过控制由本机振荡器106供应到混频器 111的本机振荡器信号(LOl)的频率来调谐接收器。如果蜂窝式电话正在发射，则由数字基带集成电路104中的数/模转换器115将 待发射的信息转换成模拟形式，且将其供应到“发射链” 116。基带滤波器117滤掉归因于 数/模转换过程的噪声。在本机振荡器119控制下的混频器块118接着将信号上变频转换 成高频率信号。驱动器放大器120及外部功率放大器121放大所述高频率信号以驱动天线 102，使得从天线102发射高频率RF信号122。数字基带集成电路104通过控制由本机振荡 器119供应到混频器118的本机振荡器信号(L02)的频率来调谐发射器。图4为图3的本机振荡器119的较详细图。本机振荡器119包括参考时钟信号源 123及时间/数字转换器全数字锁相环路TDC ADPLL 124。在本实例中，参考时钟信号源 123为到外部晶体振荡器模块的连接。在此情况下，参考源123可(例如)为信号导体。或 者，参考时钟信号源123为安置于RF收发器集成电路103上的振荡器，其中晶体是在集成 电路103外部且经由集成电路103的端子附接到振荡器。PLL IM包括环路滤波器200，其输出数字调谐字流。数控振荡器(DC0)201接收数 字调谐字，且输出对应的信号DC0_0UT，所述信号DC0_0UT的频率由所述数字调谐字确定。 DC0_0UT可(例如)具有在三千兆赫到四千兆赫的范围中的频率。累加器202在DC0_0UT 的每一周期递增，且累加值与参考时钟信号REF同步地锁存到锁存器203中。参考相位累 加器204与参考时钟信号REF同步地递增了在其输入导线205上的值。经由线209将在累 加器204中所累加的值供应到减法器206。经由线208将加法器207的输出供应到减法器 206。减法器206(其还称为相位检测器)从线209上的值减去线208上的值，且在线210 上以数字字的形式将所得误差值供应到环路滤波器200。输入导线205上的值(累加器204递增了所述值)是线211上的调制频率控制值 M0D_CNTRL、线212上的信道频率控制整数值CHANNEL_CNTRL(INT)及线213上的信道频率 控制小数值CHANNEL_CNTRL(FRAC)的和。由Δ Σ调制器214随时间改2变小数值。使用 两点调制技术，因此由块215按比例缩放线211上的调制频率控制值，且在加法器216处的 第二调制点处将其输入到控制环路中。线208上的值是由锁存器203输出的整数部分以及 线220上的小数部分的和。时间/数字转换器218产生表示介于信号DC0_0UT的边缘与参 考时钟信号REF的边缘之间的时间差的数字输出时戳。信号REF具有显著低于DC0_0UT的 频率的固定频率(例如，100MHz)。由正规化电路219正规化由TDC 218输出的时戳以产生 线220上的小数部分。控制环路操作以保持线209及208上的值相互锁定且大致相同。通 过固定除法器222来除由DCO 201输出的DC0_0UT信号(例如，除以四)以产生输出导体 223上的本机振荡器输出信号L02。根据一个新颖方面，颤动DCO 201改变DC0_0UT的频率所在的离散时间。术语“颤 动”在此处使用时并不指代在DCO输出频率归因于固有噪声存在于供应到DCO 201的时钟 信号中(其将仅具有相对轻微的影响)而改变时的时间的改变，而是指代更实质且故意造 成的颤动。在图4中说明的特定实例中，颤动电路221产生参考时钟信号的颤动版本REFD 且将REFD供应到DCO 201。REFD具有的中心频率为显著低于DC0_0UT的频率。REFD可(例 如)具有100兆赫的中心频率，而DC0_0UT可在3.0千兆赫到4. 4千兆赫的范围中。颤动理想地连续均勻地分布(按均勻的机率发生)在一个样本周期上。在此处说明的特定实例 中，用离散均勻颤动分布(例如，由以下的图6A及图6B的电路产生的分布)来近似此理想 的连续均勻地分布的颤动。图5为用以实现图4的DCO 201的一种方式的图。由DCO 221经由导体300接收 来自加法器216的未颤动数字调谐字流。由DCO 221在导体301上从颤动电路221接收颤 动参考时钟信号REFD。解码器302将数字调谐字解码成开关控制信号。接着将开关控制 信号锁存于解码器302内，使得解码器302所输出的控制信号的改变相对于REFD的上升边 缘同步地发生。将开关控制信号输出到对应的输出导线303到306上。开关控制信号中的 每一者控制一组开关307到310中的对应一者。开关307到310中有多少开关被闭合及 断开以及哪些开关被闭合及断开确定了 DCO 201的共振频率，且因此确定了差动DC0_0UT 信号的频率。图4中说明的单一线2M表示用于传送图5的差动信号对DC0_0UT+及DC0_ OUT-的两个导体。图6A为用以实现图4的颤动电路221的方式的第一实例。在导体311上接收参 考时钟信号REF。在由逻辑缓冲器312到315组成的延迟线335中产生未颤动参考时钟信 号REF的多个延迟版本。数字多路复用器316选择来自所述延迟线的参考时钟REF的延迟 版本中的一者，且将此选定的延迟版本供应到输出导体317上。由参考时钟信号REF计时 的伪随机数产生器318输出在REF的各周期间伪随机地改变的多位数字值。将此多位数字 值供应到多路复用器316的选择输入导线319上。随着由伪随机数产生器318输出的值改 变，颤动参考时钟信号REFD的相位改变。此相位改变被称被颤动。图6B为用以实现图4的颤动电路221的方式的第二实例。在输入导体311上接 收未颤动参考时钟信号REF且由包含逻辑缓冲器320的延迟电路336将其延迟变化的量。 通过缓冲器320的传播延迟取决于其输出节点321上的电容性负载的量。伪随机数产生器 322及可变负载电路337伪随机地改变输出节点321上的电容性负载。可变负载电路337 包含一组开关323到3 及电容器327到330。由伪随机数产生器322输出到导体331上 的伪随机值确定开关323到326中的哪些开关被断开及闭合，且因此确定输出节点321上 的电容性负载。提供输出缓冲器332以改进可变地延迟的信号的信号边缘。将所得颤动参 考时钟信号REFD供应到输出导体317上。可以众多不同方式来实现开关323到326。举例 来说，每一开关可为单一 N沟道场效应晶体管或可为具有互补控制线的P沟道/N沟道场效 应晶体管对(传送门)。伪随机数产生器322可用具有可编程参数(例如，颤动的范围可为 可编程的)的Σ Δ调制器来实施。图7为说明常规TDC PLL中的DCO输出信号的功率谱密度及图4的新颖PLL中的 DC0_0UT信号的功率谱密度的图表。纵轴上的标签PSD指代“功率谱密度”。横轴的频率刻 度表示相对于DC0_0UT主要频率的频率偏移。因此，在横向刻度左边的“0”识别DC0_0UT 信号的主要频率。在图表左边的标为400的线识别DC0_0UT信号的主要谱分量。标为401 的峰值表示存在于图1的常规PLL中的DC0_0UT信号中的数字图像噪声。注意，在与DC0_ OUT的主要频率的特定频率偏移处存在显著量的功率。在此特定频率偏移处的噪声量值可 为如此的大，以致违反设定在每一频率处的相位噪声的最大量的蜂窝式电话规范。另一方面，线402表示根据一个新颖方面的将数字图像噪声的能量在频率上展 开。此展开是归因于对DC0_0UT的频率改变所在的时间的颤动。所述颤动是使用在一个样本周期上等距展开的十六个值的理想地离散的均勻颤动。取样频率为13MHz。在每一离散 频率偏移处，存在根据蜂窝式电话规范所允许的最大准许量的能量。此准许量的能量-频 率偏移关系称为掩模。线402属于所述掩模内。ADPLL IM因此满足噪声规范。在蜂窝式 电话标准为GSM的情况下，通过对供应到DCO 201的参考时钟信号的适当颤动来满足针对 噪声的ORFS规范。在处于环路带宽内的频率处，由环路抑制噪声402，且因此，使用环路带 宽来控制经整合的相位噪声(在想要的信号带宽内的噪声的和)。如图7中所说明的将数 字图像噪声在频率上展开允许在不必增加PLL参考时钟的频率的情况下满足噪声规范。通 过避免增加参考时钟的频率来满足噪声规范，可避免功率消耗的增加(在其它情况下可能 需要此来满足噪声规范)。图8A说明如何在规则样本时间处接收DCO频率且在某一其它颤动时间处计时输 出所述DCO频率。此说明上文描述的颤动。然而，如图8B中说明，可使用另一类型的颤动。 在图8B的实例中，DCO输出频率对应于新的(颤动)样本时间。补偿DCO输出频率以匹配于颤动。图9为根据一个新颖方面的单步方法500的流程图。在步骤501中，颤动PLL的 DC0，使得由DCO输出的信号(例如，图4中的信号DC0_0UT)具有按颤动间隔而改变的频率。 此颤动可实现如图7中说明的将数字噪声能量在频率上展开。在一个或一个以上示范性实施例中，所描述的功能可以硬件、软件、固件或其任何 组合来实施。如果以软件实施，则可将功能作为一个或一个以上指令或代码存储于计算机 可读媒体上或经由计算机可读媒体来传输。计算机可读媒体包括计算机存储媒体及通信媒 体两者，通信媒体包括促进将计算机程序从一处传送到另一处的任何媒体。存储媒体可为 可由计算机存取的任何可用媒体。借助于实例而非限制，此些计算机可读媒体可包含RAM、 R0M、EEPR0M、⑶-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于以 指令或数据结构的形式携载或存储所要程序代码且可由计算机存取的任何其它媒体。而 且，任何连接被恰当地称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞 线、数字订户线(DSL)或例如红外线、无线电及微波等无线技术从网站、服务器或其它远程 源传输软件，则同轴电缆、光纤电缆、双绞线、DSL或例如红外线、无线电及微波等无线技术 包括于媒体的定义中。如本文中所使用，磁盘及光盘包括紧密光盘(CD)、激光光盘、光学光 盘、数字通用光盘(DVD)、软性磁盘及蓝光光盘，其中磁盘通常以磁性方式再生数据，而光盘 用激光以光学方式再生数据。以上各项的组合也应包括于计算机可读媒体的范围内。在一 些实施例中，存储于数字基带IC 104中的计算机可读媒体中的指令集的执行可致使信息 被传送到RF收发器IC103，使得改变DCO颤动的类型，或使得开始或停止DCO颤动。可以多 种不同方式中的选定一者来执行颤动，且取决于蜂窝式电话的操作模式，可在软件控制下 (例如，在软件或固件控制下)改变选定的颤动类型。虽然出于指导目的而在上文描述了某些特定实施例，但本专利文献的教示具有一 般适用性且不限于上文描述的特定实施例。虽然描述了将颤动时钟信号供应到DCO以使得 未颤动接收到DCO中的数字调谐字且使得颤动DCO输出信号频率的改变的特定电路，但其 它实施例包括颤动供应到环路滤波器的时钟信号以使得颤动供应到DCO的数字调谐字流 的实施例。在传入数字调谐字流被颤动的情况下，可在不必锁存来自图5的解码器302的 开关控制信号的情况下颤动DCO输出信号。或者，环路滤波器及DCO两者皆可由同一颤动参考时钟信号来计时。然而，在两种情况下，颤动DCO输出信号的频率改变。因此，在不脱 离上文阐述的权利要求书的范围的情况下，可实践所描述的特定实施例的各种特征的各种 修改、改编及组合。
权利要求
1.一种方法，其包含颤动数控振荡器(DCO)，使得由所述DCO输出的信号具有按颤动间隔而改变的频率。
2.根据权利要求1所述的方法，其进一步包含 在锁相环路中使用由所述DCO输出的所述信号。
3.根据权利要求1所述的方法，其进一步包含 将颤动时钟信号供应到所述DC0。
4.根据权利要求1所述的方法，其中由所述DCO输出的所述信号的所述频率在大致离 散时间处改变，且其中介于所述离散时间中的至少一些相继者之间的时间间隔为不同的。
5.根据权利要求1所述的方法，其中所述DCO接收未颤动的数字调谐字流。
6.根据权利要求1所述的方法，其进一步包含将参考时钟供应到锁相环路(PLL)的时间/数字转换器(TDC)； 从所述参考时钟信号产生颤动参考时钟信号；及将所述颤动参考时钟信号供应到所述DC0，其中将由所述DCO输出的所述信号供应到 所述TDC。
7.根据权利要求1所述的方法，其进一步包含 接收参考时钟信号；使用延迟线以产生所述参考时钟信号的多个延迟版本；及使用多路复用器以将所述延迟版本中的选定一者供应到所述DC0，其中随时间改变所 述选定一者。
8.根据权利要求1所述的方法，其进一步包含 接收参考时钟信号；使用延迟电路以输出所述参考时钟信号的延迟版本，其中将所述参考时钟信号的所述 延迟版本供应到所述DC0，且其中所述延迟的量值取决于在所述延迟电路的输出上的负载量；及随时间改变所述负载量。
9.一种锁相环路(PLL)，其包含数控振荡器(DCO)，其接收颤动时钟信号。
10.根据权利要求9所述的PLL，其中所述DCO输出具有频率的信号，且其中所述频率 按颤动间隔而改变。
11.根据权利要求9所述的PLL，其中所述DCO接收未颤动的数字调谐字流。
12.根据权利要求9所述的PLL，其进一步包含颤动电路，其接收未颤动参考时钟信号且从所述未颤动参考时钟信号产生所述颤动时 钟信号并输出所述颤动时钟信号。
13.根据权利要求12所述的PLL，其中所述颤动电路包含 延迟线，其产生所述未颤动参考时钟信号的多个延迟版本；多路复用器，其将所述延迟版本中的选定一者作为所述颤动时钟信号而供应到输出节数字数产生器，其将多位数字值流供应到所述多路复用器的多个选择输入导线上。
14.根据权利要求12所述的PLL，其中所述颤动电路包含可变负载电路；延迟电路，其接收所述参考时钟信号且将所述未颤动参考时钟信号的延迟版本作为所 述颤动时钟信号来输出，其中通过所述延迟电路的传播延迟量至少部分地取决于所述可变 负载电路对所述延迟电路所加载的负载量，其中所述负载量取决于由所述可变负载电路接 收的多位数字值；及数字数产生器，其改变所述多位数字值，使得通过所述延迟电路的所述传播延迟量随 时间改变。
15.一种锁相环路，其包含数控振荡器(DCO)，其输出DCO输出信号，其中所述DCO输出信号具有按颤动间隔而改 变的频率。
16.一种锁相环路，其包含输出数字调谐字流的电路；及用于接收所述数字调谐字流且用于输出时钟信号以使得所述时钟信号具有按颤动间 隔而改变的频率的装置。
17.根据权利要求16所述的锁相环路，其中所述装置为数控振荡器(DCO)。
18.根据权利要求16所述的锁相环路，其中所述电路包括环路滤波器。
19.根据权利要求16所述的锁相环路，其进一步包含颤动电路，其接收未颤动时钟信号且输出颤动时钟信号，其中所述颤动时钟信号被供 应到所述装置。
20.根据权利要求16所述的锁相环路，其中所述流的所述数字调谐字在未颤动的离散 时间处改变。
21.根据权利要求16所述的锁相环路，其中所述流的所述数字调谐字在颤动的离散时 间处改变。
全文摘要
颤动PLL的数控振荡器(DCO)以使得DCO_OUT信号具有按颤动间隔而改变的频率。在一个实例中，所述DCO接收未颤动的传入数字调谐字流，且接收颤动参考时钟信号REFD，并输出所述DCO_OUT信号，使得其频率改变按颤动间隔而发生。在蜂窝式电话发射器的本机振荡器中使用所述PLL的情况下，所述DCO的新颖颤动将数字图像噪声在频率上展开，使得在与主要本机振荡器频率的特定频率偏移处存在较少数字图像噪声。将数字图像噪声在频率上展开允许在不必增加PLL参考时钟的频率的情况下满足噪声规范。通过避免增加所述参考时钟的所述频率以满足所述噪声规范，避免功率消耗增加。
文档编号H03C3/09GK102057576SQ200980121276
公开日2011年5月11日 申请日期2009年6月8日 优先权日2008年6月10日
发明者加里·约翰·巴兰坦 申请人:高通股份有限公司