专利名称：一种数字精密移相方法及移相器的制作方法
技术领域：
本发明涉及一种原子钟用数字精密移相方法，同时还涉及移相器，可广泛应用于各类原子钟和精密时间设备。
背景技术：
在原子钟和精密时间设备电路中，实现移相的方法有多种多样，但大体上可分为三类，一类是模拟移相，采用放大器加RC移相网络或移位滤波器等方式，其机理是利用滤波网络的相频特性已达到移相的目的，但由于分立线性元件(如电容、电阻等)和晶体管的参数有较大离散性并且温度效应较大，并且晶体管参数的波动还与电源波动直接相关，所以导致移相相位值有较大波动并且难以将移相精度做高；另一类是利用数字门电路的传输延时时间(propagation delay)进行相位移动，这种方法仅在待移相频率较高且相移值较固定的情况下使用，如欲修改相移值则必须修改门电路的级数，显然此种方式的修改灵活性较差；第三种方式是利用单片机的程序语句进行软件延时或利用可编程器件(如CPLD、FPGA等)进行可控制的硬件延时，此种方法移相范围宽、精度高，并且修改方便、相移稳定，现阶段应用较广，但在某些特殊场合禁止使用单片机、可编程器件及存储器之类器件，而适用于这些器件的方法又很难用分立电路实现，所以限制了这类方法在某些特殊场合的使用。
发明内容
本发明的目的在于提供了一种数字精密移相方法，其方法易行，结构简单，成本低廉，既能够用可编程逻辑器件实现，又可用分立器件实现，移相范围覆盖0～360度且移相精度极高，移相值修改方便且相移稳定，输出信号与输入信号严格同步。
本发明的另一个目的在于提供一种移相器，其结构简单，成本低廉，移相范围覆盖0～360度且移相精度极高，移相值修改方便且相移稳定，输出信号与输入信号严格同步。
本发明的目的是这样实现的①利用高速多位计数器对高频时标信号进行分频，输出待移相的低频信号及其二倍频信号；②利用高速多位可预置计数器以二倍频信号上升/下降沿为计数零点对高频时标信号进行计数，产生移相标志方波；③利用D触发器以移相标志方波作为时钟、以待移相的低频信号作为输入，输出移相信号，完成信号的移相。
本发明的目的实现步骤是①n位计数器由24位计数器模块组成，24位计数器模块由CPLD实现，设置24位计数器模块的分频次数为N，输入信号FIN接入n位计数器的时钟输入端，n位计数器输出两路同步方波信号，其中一路信号为FIN×1/N，另一路信号为FIN×2/N，FIN×1/N的频率为FIN的1/N，而FIN×2/N的频率为FIN×1/N的两倍，FIN×1/N即为待移相的方波信号；②m位可预置计数器由23位可预置计数器模块组成，23位可预置计数器模块由CPLD实现，设置23位可预置计数器模块的预置数为M，输入信号FIN和信号FIN×2/N分别接入m位可预置计数器的时钟输入端和清零端，设置可预置数M及计数器参数使得可预置计数器以信号FIN×2/N的下降沿为零点进行清零并开始计数，当计数值到达可预置数M时可预置计数器输出移相标志方波FR，移相标志方波FR相对于待移相方波信号FIN×1/N的相移值为360度×M/N，移相精度为360度/N；③D触发器由D触发器模块组成，D触发器模块由CPLD实现，移相标志方波FR和待移相的方波信号FIN×1/N分别接入D触发器的时钟输入端和信号输入端，D触发器的两个输出端分别输出信号FOUT和/FOUT，FOUT与移相标志方波FR同相位，FOUT相对于待移相的方波信号FIN×1/N的移相范围为0～180度，输出信号/FOUT与移相标志方波FR反相位，/FOUT相对于待移相的方波信号FIN×1/N的移相范围为180～360度，完成移相。
本发明与现有技术相比具有以下优点1、在本移相方法中，采用纯数字电路进行移相，能够保证输出信号与输入信号的严格同步，输出信号相位稳定。
2、采用高速多位计数器和可预置计数器，适用于频率从极低频至几十兆赫兹的信号。
3、移相范围覆盖0～360度，移相精度由高频时标脉冲决定所以移相精度极高，相移稳定且移相值不受外界环境温度影响，移相值由可预置数决定所以相移值修改方便。
4、本发明方法易行，结构简单，成本低廉，既能够用可编程逻辑器件实现，又可用分立器件实现，可广泛应用于各类原子钟和精密时间设备。
图1为一种数字精密移相方法方框图；图2为一种移相器结构示意图；图3为一种移相器信号波形示意图。
其中M1-n位计数器；M2-m位可预置计数器；M3-D触发器；1-24位计数器模块；2-23位可预置计数器模块；3-D触发器模块。
4-CPLD；具体实施方式
1、部件选取A、CPLD4选用ALTERA公司EPM1270T144C5；B、24位计数器模块1在CPLD4内部用Verilog HDL语言实现；
C、23位可预置计数器模块2在CPLD4内部用Verilog HDL语言实现；D、D触发器模块3在CPLD4内部用Verilog HDL语言实现。
2、具体实施方法由图1所示，一种移相方法的实施步骤如下①输入信号FIN接入n位计数器M1的时钟输入端，计数器M1输出两路同步方波信号，其中一路信号为FIN×1/N，另一路信号为FIN×2/N，FIN×1/N的频率为FIN的N分之一，而FIN×2/N的频率为FIN×1/N的两倍，其中N≤2n且N值由计数器M1的控制参数决定，FIN×1/N即为待移相的方波信号；②输入信号FIN和信号FIN×2/N分别接入m位可预置计数器M2的时钟输入端和清零端，设置可预置数M及计数器参数使得可预置计数器M2以信号FIN×2/N的下降沿为零点开始计数，当计数值到达可预置数M时可预置计数器M2输出移相标志方波FR同时计数器清零从新开始计数，其中m≥log2N，M≤2m；③可见移相精度达360度/N，移相标志方波FR相对于待移相方波信号FIN×1/N的相移值为360度×M/N，如m≥n-1则移相范围覆盖0～180度；④移相标志方波FR和待移相的方波信号FIN×1/N分别接入D触发器M3的时钟输入端和“D”端，D触发器M3的“Q”端和“/Q”端分别输出信号FOUT和/FOUT，完成移相；⑤D触发器M3输出信号FOUT与移相标志方波FR同相位，FOUT相对于待移相的方波信号FIN×1/N的移相范围为0～180度，输出信号/FOUT与移相标志方波FR反相位，/FOUT相对于待移相的方波信号FIN×1/N的移相范围为180～360度，所以本方法移相范围覆盖0～360度而且移相精度为360度/N。
一种实现上述方法的装置的实施步骤如下由图2可知，本装置由CPLD 4构成，CPLD 4内部包括24位计数器模块1、23位可预置计数器模块2及D触发器模块3。
由图2和图3可知，各部件之间的连接关系和各部件的作用是
24位计数器模块1在CPLD 4中实现。设置24位计数器模块1的分频次数为N；24位计数器模块1的“cp”输入端与输入信号FIN连接，“out1”输出端和“out2”输出端分别与D触发器模块3的“D”输入端和23位可预置计数器模块2的“CLR↓”输入端连接；24位计数器模块1的“out1”端输出信号FIN×1/N，信号频率为FIN/N，信号分为两路，一路作为待移相方波信号输出，另一路接入D触发器模块3的“D”端；24位计数器模块1的“out2”端输出信号FIN×2/N，信号频率为FIN×2/N，信号接入23位可预置计数器模块2的“CLR↓”端；24位计数器模块1的作用是以输入信号FIN作为时标产生待移相的频率为FIN/N的低频方波信号及其二倍频方波信号，移相精度由高频时标脉冲决定即移相精度为360度/N。24位计数器模块1的模块构造Verilog HDL语言是module ml(fin，fin_n_div，fin_2n_div)；//模块定义，输入输出参数表，//其中fin为信号FIN，fin_n_div为信号FIN×1/N，fin_2n_div为信号FIN×2/Ninput fin；//输入时钟finoutput fin_n_div；//输出n分频信号fin_n_divoutput fin_2n_div；//输出2n分频信号fin_2n_divreg[23:0]count；//24位计数器reg fm_n_div，fin_2n_div；//寄存器定义parameter m；//常数定义，m＝n/2，设置分频次数M；always@(negedge fin)//时钟fin的下降沿触发beginif(count＜m)//判断语句begincount＜＝count+1；//计数器对fin下降沿计数endelse if(count＝＝m)//判断语句begincount＜＝count+1；//计数器对fin下降沿计数fin_n_div＜＝！fin_n_div；//fin_n_div取反end
else if(count＜2*m)//判断语句begincount＜＝count+1；//计数器对fin下降沿计数endelse if(count＝＝2*m)//判断语句begincount＜＝0；//计数器置零fin_n_div＜＝！fin_n_div；//fin_n_div取反fm_2n_div＜＝！fin_2n_div；//fin_2n_div取反endendendmodule23位可预置计数器模块2在CPLD 4中实现。设置23位可预置计数器模块2的预置数为M，清零方式为下降沿清零；23位可预置计数器模块2的“cp”端与输入信号FIN连接；23位可预置计数器模块2的“CLR↓”端与24位计数器模块1的“out2”端输出信号FIN×2/N连接；23位可预置计数器模块2的“out”端与D触发器模块3的“cp”端信号FR连接；23位可预置计数器模块2的作用是以输入信号FIN作为时标，以FIN×2/N下降沿作为计数零点，在计数值到达预置数M时输出移相标志方波FR，移相标志方波FR相对于待移相低频方波信号FIN×1/N的相移值为360度×M/N。23位可预置计数器模块2的模块构造VerilogHDL语言是module m2(fin，fin_2n_div，fr)；//模块定义，输入输出参数表//其中fin为信号FIN，fin_2n_div为信号FIN×2/N，fr为信号FRinput fin；//输入时钟fininput fin_2n_div；//输入2n分频信号fin_2n_divoutput fr；//输出信号frreg fr，sign；//寄存器定义reg[22:0]count；//23位计数器
parameter p；//设置参数p，p为预置数Nalways@(negedge fin)//时钟fin的下降沿触发beginif((fin_2n_div＝＝1)&&(sign＝＝1))//判断语句begincount＜＝0；//计数器置零fr＜＝0；//fr置0endelse if((fin_2n_div＝＝0)&&(sign＝＝1))//判断语句begincount＜＝count+1；//计数器对fin下降沿计数sign＜＝0；//置计数标志为0endelse if((count＜p)&&(sign＝＝0))//判断语句begincount＜＝count+1；//计数器对fin下降沿计数endelse ifi(count＝＝p)//判断语句beginfr＜＝1；//fr置1sign＜＝1；//置计数标志为1endendendmoduleD触发器模块3在CPLD 4中实现。设置D触发器模块3为上升沿触发方式，并有正相及反相输出；D触发器模块3的“D”端与24位计数器模块1的“out1”端连接；D触发器模块3的“cp”端与23位可预置计数器模块2的“out”端连接；D触发器模块3的“Q”端和“/Q”端分别输出信号FOUT和/FOUT；D触发器模块3的作用是在移相标志方波FR上升沿时刻对待移相低频方波信号FIN×1/N进行琐存，输出两路分别与移相标志方波FR同相位和反相位的频率为FIN/N的低频方波信号FOUT和/FOUT，其中FOUT相对于待移相方波信号FIN×1/N的移相范围为0～180度，/FOUT相对于待移相方波信号FIN×1/N的移相范围为180～360度，完成移相。D触发器模块3的模块构造Verilog HDL语言是module m3(fin_n_div，fr，fout，fout_n)；//模块定义，输入输出参数表//其中fin_n_div为信号FIN×1/N，fr为信号FR，fout为信号FOUT，fout_n为信号/FOUTinput fin_n_div；//输入n分频信号fin_n_divinput fr；//输入信号froutput fout；//输出信号foutoutput fout_n；//输出信号fout的反相信号fout_nreg fout，fout_n；//寄存器定义always@(negedge fr)//时钟fr的上升沿触发beginfout＜＝fr&&fin_n_div；//触发取值fout_n＜＝！(fr&&fin_n_div)；//fout信号取反endendmodule实验结果根据图1、图2和图3得知，在本实验中，FIN频率为10MHz，设置24位计数器模块1的分频次数为126582(即设置N＝126582)，得到79Hz待移相方波信号，设置不同M值对79Hz信号进行移相，结果为设置M从1至匀速变化8388608(即223)，时间间隔5秒并以10000为步进，用示波器同时观察79Hz待移相方波信号与79Hz已移相方波信号(即FOUT)，以79Hz待移相方波信号下降沿作为示波器同步触发方式，观察到FOUT相对于待移相信号的相移值由0度匀速变化至180度，以同样方法观察到/FOUT相对于待移相信号的相移值由180度匀速变化至360度；在铷原子钟电路中采用此方法长期拷机，实测结果表明电路工作稳定可靠，相移确定并且温度系数极低。
结果表明，本方法行之有效，方法易行，结构简单，成本低廉，既能够用可编程逻辑器件实现，又可用分立器件实现；本装置输出信号相移值稳定、移相精度高、移相范围覆盖0～360度，适用于频率从极低频至几十兆赫兹的信号并且相移值修改方便；本方法及装置可广泛应用于各类原子钟和精密时间设备。
权利要求
1.一种数字精密移相方法，它包括下列步骤A、输入信号FIN接入n位计数器(M1)的时钟输入端，计数器(M1)输出两路同步方波信号，一路信号为FIN×1/N，另一路信号为FIN×2/N，FIN×1/N的频率为FIN的N分之一，FIN×2/N的频率为FIN×1/N的两倍，FIN×1/N为待移相的方波信号；B、输入信号FIN和信号FIN×2/N分别接入m位可预置计数器(M2)的时钟输入端和清零端，可预置计数器(M2)以信号FIN×2/N的下降沿为零点进行清零并重新开始计数，当计数值到达可预置数M时可预置计数器(M2)输出移相标志方波FR；C、移相精度达360度/N，移相标志方波FR相对于待移相方波信号FIN×1/N的相移值为360度×M/N，移相范围覆盖0～180度；D、移相标志方波FR和待移相的方波信号FIN×1/N分别接入D触发器(M3)的时钟输入端和D端，D触发器(M3)的Q端和/Q端分别输出信号FOUT和/FOUT，完成移相；E、D触发器(M3)输出信号FOUT与移相标志方波FR同相位，FOUT相对于待移相的方波信号FIN×1/N的移相范围为0～180度，输出信号/FOUT与移相标志方波FR反相位，/FOUT相对于待移相的方波信号FIN×1/N的移相范围为180～360度，移相范围覆盖0～360度，移相精度为360度/N。
2.一种用于实现数字精密移相方法的装置，其特征在于A、24位计数器模块(1)的cp输入端与输入信号FIN相连，out1输出端和out2输出端分别与D触发器模块(3)的D输入端和23位可预置计数器模块(2)的CLR↓输入端连接；B、23位可预置计数器模块(2)的cp端与输入信号FIN连接；23位可预置计数器模块(2)的CLR↓端与24位计数器模块(1)的out2端连接；23位可预置计数器模块(2)的out端与D触发器模块(3)的cp端连接；C、D触发器模块(3)的D端与24位计数器模块(1)的out1端连接；D触发器模块(3)的cp端与23位可预置计数器模块(2)的out端连接。
全文摘要
本发明公开了一种数字精密移相方法及移相器，首先是将高频输入信号接入计数器，计数器输出待移相的低频方波信号；其次是计数器输出待移相信号的二倍频方波信号；第三是将高频输入信号和二倍频方波信号接入可预置计数器，可预置计数器根据预置数输出移相标志方波；第四是移相标志方波与待移相的低频方波信号接入触发器，触发器输出经移相的低频方波信号，完成移相。实现该方法的装置包括计数器、可预置计数器和触发器。本发明方法易行，结构简单，成本低廉，既能够用可编程逻辑器件实现，又可用分立器件实现，移相范围覆盖0～360度且移相精度极高，移相值修改方便且相移稳定，输出信号与输入信号同步。
文档编号H03H17/08GK1913349SQ200610020040
公开日2007年2月14日 申请日期2006年8月24日 优先权日2006年8月24日
发明者余钫, 陈智勇, 鲁道邦, 王艳, 裘晓俊, 金鑫, 李超, 陈云起, 管妮娜, 朱熙文, 盛荣武 申请人:中国科学院武汉物理与数学研究所