专利名称：开关电容电路以及ad转换电路的制作方法
技术领域：
本申请提及的实施例涉及开关电容电路以及AD转换电路。
背景技术：
开关电容电路被广泛应用于高精度、低功耗的AD(Anal0g-t0-Digital，模拟到数字)转换器、DA(Digital-t0-Anal0g，数字到模拟)转换器以及滤波器等。S卩，开关电容电路具有电容、开关以及放大器，例如被应用于流水线型AD转换电路和循环比较型AD转换电路的基本单元MDAC (Multiplying DAC，乘法数模转换器)等。此外，在本说明书中，虽然以AD转换电路以及被应用于AD转换电路的开关电容电路(MDAC)为例进行了说明，但是如上所述，开关电容电路也能够应用于DA转换器或者滤波另外，以往，对应用了开关电容电路的流水线型AD转换电路以及循环比较型AD转换电路有各种各样的提案。在先技术文献非专利文献非专利文献1 Shoji Kawahito (川人祥二著)，“Low-Power Design of Pipeline A/D Converters，，，IEEE Custom Integrated Circuits Conference 2006, pp. 505-512, 2006 ；非专利文献2 :Kunihiko Gotoh et al.(后藤邦彦等著)，“3 STATES LOGIC CONTROLLED CMOS CYCLIC A/D CONVERTER，，，IEEE Custom Integrated Circuits Conference 1986，pp.366—369，1986 ；非专利文献3 :Chin-Chen Lee, "A NEW SWITCHED-CAPACITOR REALIZATION FOR CYCLIC ANALOG-TP-DIGITAL CONVERTER”， IEEE 1983，pp.1261-1265,1983。
发明内容
发明所要解决的问题如上所述，开关电容电路被应用于例如流水线型AD转换电路的MDAC等。近年来随着系统的高功能的数字信号处理的推进，能够高精度地进行高速处理的 AD转换电路变得越来越重要。而且，例如在便携设备中谋求更低功率运行以及减少电路占用面积等。用于解决问题的手段根据一个实施方式，提供一种开关电容电路，所述开关电容电路在具有该开关电容电路和负载电路的电路中，具有包含第一动作模式以及第二动作模式两种以上动作模式的开关电容电路。所述开关电容电路具有两个以上的内部电容、一个以上的放大器以及两个以上的内部开关。另外，所述负载电路具有设置在所述开关电容电路的次级的采样电容以及对该采样电容的连接进行接通/断开控制的采样开关。在前半的所述第一动作模式中，断开所述次级的采样开关来将所述开关电容电路的输出电压与所述次级的采样电容进行分离，并且在所述开关电容电路中进行运算。在后半的所述第二动作模式中，接通所述次级的采样开关，所述次级的采样电容采样所述开关电容电路的输出电压。并且，所述开关电容电路在所述第一动作模式中通过所述内部开关分离一个以上的所述内部电容。发明的效果公开的开关电容电路以及AD转换电路起到能够实现运算动作的高速化、放大器的低功耗化、或者电路的占有面积的减少等效果。
图IA是示出AD转换电路的一个例子的框图；图IB是用于说明图IA的AD转换电路的动作的图(之一)；图IC是用于说明图IA的AD转换电路的动作的图(之二)；图2A是用于说明MDAC的一个例子及其动作的图(之一)；图2B是用于说明MDAC的一个例子及其动作的图(之二)；图2C是用于说明MDAC的一个例子及其动作的图(之三)；图3A是将1. 5b构成的MDAC的一个例子分开成采样时与保持时来示出的电路图；图;3B是用于说明图3A的MDAC的动作的图(之一)；图3C是用于说明图3A的MDAC的动作的图(之二)；
图3D是用于说明图3A的MDAC的动作的图(之三)；图4A是将2. 5b构成的MDAC的一个例子分开成采样时与保持时来示出的电路图；图4B是用于说明图4A的MDAC的动作的图(之一)；图4C是用于说明图4A的MDAC的动作的图(之二)；图5是用于说明MDAC的运算时的动作速度与运算放大器的消耗电流的关系的图；图6是比较并示出MDAC方式的AD转换电路的无负载时的性能的图；图7是用于说明MDAC的模拟运算以及次级采样时的动作的图；图8A是用于说明第一实施例的MDAC中的模拟运算的动作的图；图8B是用于说明第一实施例的MDAC中的次级采样的动作的图；图9A是用于说明第一实施例的MDAC及其动作的图(之一)；图9B是用于说明第一实施例的MDAC及其动作的图(之二)；图IOA是示出第一实施例的MDAC的一个例子的电路图；图IOB是用于说明图IOA的MDAC的动作的图；图11是比较并示出第一实施例的MDAC与图3A所示的MDAC的性能的图；图12是比较并示出对第一实施例进行了变形的MDAC与图4A所示的MDAC的性能的图；图13A是用于说明第二实施例的MDAC及其动作的图(之一)；
图13B是用于说明第二实施例的MDAC及其动作的图(之二)；图14A是示出第二实施例的MDAC的一个例子的电路图；图14B是用于说明图14A的MDAC的动作的图；图15A是用于说明第三实施例的MDAC及其动作的图(之一)；图15B是用于说明第三实施例的MDAC及其动作的图(之二)；图16A是示出第三实施例的MDAC的一个例子的电路图；图16B是用于说明图16A的MDAC的动作的图；图17是比较并示出第三实施例的MDAC与图3A和图4A所示的各MDAC中需要的比较器的数目的图；图18A是用于说明MDAC的其他例子以及其动作的图(之一)；图18B是用于说明MDAC的其他例子以及其动作的图(之二)；图19A是用于说明前述的第一实施例的MDAC及其动作的图(之一)；图19B是用于说明前述的第一实施例的MDAC及其动作的图(之二)；图20A是将1. 5b构成的MDAC的第一构成例分成采样时与保持时来示出的电路图；图20B是用于说明图20A的MDAC的动作的图(之一)；
图20C是用于说明图20A的MDAC的动作的图(之二)；图20D是用于说明图20A的MDAC的动作的图(之三)；图21A是将1. 5b构成的MDAC的第二构成例分成采样时与保持时来示出的电路图；图2IB是用于说明图2IA的MDAC的动作的图(之一)；图2IC是用于说明图2IA的MDAC的动作的图(之二)；图2ID是用于说明图2IA的MDAC的动作的图(之三)；图22A是用于说明第二构成例的MDAC的基本动作的图(之一)；图22B是用于说明第二构成例的MDAC的基本动作的图(之二)；图23A是用于说明第四实施例的MDAC及其动作的图(之一)；图2 是用于说明第四实施例的MDAC及其动作的图(之二)；
图24A是示出第四实施例的MDAC的一个例子的电路图；图24B是用于说明图24A的MDAC的动作的图；图25是用于说明并联MDAC中的第一构成例的MDAC的基本动作的图；图26A是用于说明并联MDAC中的第二构成例的MDAC的基本动作的图(之一)；图26B是用于说明并联MDAC中的第二构成例的MDAC的基本动作的图(之二)；图27A是用于说明第五实施例的MDAC及其动作的图(之一)；图27B是用于说明第五实施例的MDAC及其动作的图(之二)；图28A是示出第五实施例的MDAC的一个例子的电路图；图28B是用于说明图28A的MDAC的动作的图；图四是比较并示出第四实施例以及第五实施例的MDAC与图22A以及图26A所示的MDAC的性能的图；图30是简要地示出应用了各实施例的MDAC的流水线型AD转换电路的一个例子的框图；图31是简要地示出应用了各实施例的MDAC的循环比较型AD转换电路的一个例子的框图。
具体实施例方式首先，在详述各实施例之前，参照图IA 图7来说明开关电容电路和AD转换电路、以及它们中的问题点。图IA是示出AD转换电路的一个例子的框图，另外，图IB以及图IC是用于说明图 IA的AD转换电路的动作的图。这里，参照图IA 图IC进行说明的AD转换电路是流水线型AD转换电路。此外，在流水线型AD转换电路中，在高速化、低功率化以及小面积化中非常重要的电路是被作为基本单元使用的MDAC (Multiplying DAC 开关电容电路)。如图IA所示，流水线型AD转换电路1具有采样保持(S/H)电路11、N_1级的分级电路(STG-1 STG-(N-I)) 10-1 IO-(N-I)、最后一级的快速AD转换器(快速ADC) 12以及数字修正电路(码转换电路)13。采样保持电路11对输入电压VIN进行采样并保持，快速ADC 12将AD转换后的信号DON直接输出到数字修正电路13。数字修正电路13接收来自快速ADC 12的输出信号DON，并且接收来自各分级电路 10-1 IO-(N-I)的输出信号DOl DO (N-I)，输出对输入电压VIN进行AD转换后的数字
信号DO。各分级电路10具有MDAC 100以及子AD转换器(ADC) 110，MDAC 100具有子DA转换器(DAC)IOl以及模拟运算部102。此外，子DAC 101根据来自子ADC 110的信号DA(i) 向模拟运算部102输出电压+VR、0 (SG)、-VR0如后述的那样，MDAC 100具有包含两个以上的电容(内部电容)、放大器、开关 (内部开关)的开关电容电路，利用对输入信号VIN(i)进行放大的结果和对输入信号进行 AD转换后的结果DA(i)来进行对参考电压VR的常数倍进行加减运算的模拟运算。各MDAC 100(各分级电路10_1 10_(N_1))的输出VO (i)被提供作为次级电路 (次级分级电路10-2 IO-(N-I)或者快速ADC(12)的输入信号。S卩，如图IB所示，例如，在将模拟的输入信号VIN转换成4位的数字信号输出时(N =4)，首先，对于VIN(l)，在期间T(I)输出最高位(MSB)的信号DOl (1)，接着，在期间T(2) 输出信号D02(l)。而且，在期间T (3)输出信号D03(l)，接着，在期间T(4)输出最低位(LSB)的信号 D04(l)。并且，在期间T(5)中，在数字修正电路13输出被二值化的数字输出ADCO(I)。同样地，对于VIM2)，在期间Τ(2)输出最高位的信号DOl (2)，接着，在期间Τ(3) 输出信号D02(2)。而且，在期间T (4)输出信号D03 O)，另外，在期间T (5)输出最低位的信号 D04(2)。并且，在期间T(6)中，在数字修正电路13输出被二值化的数字输出ADCCK2)。这里，各级的运算根据VO (i) =m*[VIN⑴-{DA⑴/m}*VR]来进行，如图IC所示， 例如，在信号DOl D04是[1，0，-1，1]的时候，数字修正13输出二值化处理后的数字输出ADCO
ο此外，m表示信号放大率。流水线型AD转换电路1通过级联连接MDAC 100而在一个时钟周期进行多个处理，虽然从输入到输出的延迟(latency)变大，但是能够提高转换速度。此外，因为流水线型AD转换电路只需要根据高精度化所需要的分辨率规定分级的级数即可，所以能够针对要求性能进行灵活的设计。这样，因为流水线型AD转换电路的精度和转换速度的覆盖范围很广，所以广泛地被应用于例如数字AV设备或无线通信电路等的各种各样的电子设备中。图2A、图2B以及图2C是用于说明MDAC的一个例子及其动作的图，是用于说明图 IA的AD转换电路中的MDAC的动作的图。这里，图2B示出MDAC 1以及MDAC 2的处理，而且，图2C仅仅示出MDAC 1的处理。 并且，在图2A中，参考符号OPl、0P2表示运算放大器(operational amplifier 放大器)。此外，在图2A 图2C中，将转换定时T分成4个期间(1) G)，这样做是为了与后述的各实施例的说明对应起来，实际上，能够作为期间(1) + (2)和期间(3) + (4)这两个期间的动作来说明。S卩，例如，在图2B以及图2C中，对重复一系列动作的时间(转换定时T)划分成 ⑴ ⑷四个期间被描绘出。因此，期间的长度为(1) + ) = (3) + (4) =T/2。另外，在本说明书以及附图中，为了便于说明，记载了处理单端信号的情况，但是即使是处理差分信号的情况，基本的方式也是相同的。而且，在图2Α中，描绘有MDAC 1以及MDAC 2这两个MDAC，对前级的MDAC 1来说明基本动作，后级的MDAC 2是用于容易理解前级的MDAC 1的负载的状态。首先，如图2Α所示，作为模拟信号处理电路的MDAC是包含电容(C)、开关(SW)以及运算放大器(OP operational amplifier)的开关电容(SC)电路。MDAC的基本动作如下首先在期间(1) + )中，在MDAC 1中通过采样电容Cls( = Cln^Cln2)采样模拟输入信号(VIN)。并且，在相同的期间(1) + (2)中，使用具有比较器的子AD转换器ADC 1(110)来决定数字输出结果DO(DOl)和参考电压VR的加减运算系数 DA(DAl) ο接着，在期间(3) + (4)中，通过对运算放大器OPl和电容Clnl、Cln2施加使用了由 ADC 1得到的比较结果的DAC输出电压，输出模拟运算结果V01。该结果同时作为次级MDAC(MDAC 2)的输入信号VIN2，由采样电容( Q个电容 C2nl、C2n2)采样，同时成为次级的子AD转换器ADC 2(110)的输入信号。此外，在图2C中，如后面详述的那样，在MDAC 1进行运算的期间(3) + (4)中，电容 Clnl成为运算电容(Cl·)，电容Cln2成为保持电容(CIh)，并且，次级的MDAC 2的采样电容 C2S( = C2nl+C2j 成为负载。即，在期间(3) + (4)中，保持电容CIh(Cln2)被连接于运算放大器OPl的输出端子与反向输入端子之间，另外，运算电容ClmA。(Clnl)被连接在子DA转换器(101)的输出端子与运算放大器OPl的反向输入端之间。并且，次级的MDAC 2的采样电容C2JCL+C2J被连接于运算放大器OPl的输出端子。图3A是将1. 5b构成的MDAC的一个例子分成采样时和保持时来示出的电路图，另外，图3B、图3C以及图3D是用于说明图3A的MDAC的动作的图。
在图3A中，参考符号SWCl表示接收信号MCLK以及SHSEL并输出开关控制信号的开关控制部，另外，101表示子DAC，CMPl以及CM02表示比较器，DFFl以及DFF2表示触发器，并且，LOl表示逻辑部。首先，如在图3A的左侧以及图3B的期间(1)以及(2) ((1) + (2))所示，在MDAC 1 采样⑶时，开关控制部SWCl将对开关SWSIA/IBAA/^B以及SWADCIN的控制信号设为高电平“H”，来接通这些开关。这里，当接通开关SWADCIN时，比较器CMPl以及CMP2将作为比较电压VeMP的输入电压VIN分别与基准电压1/4*VR以及_1/4*VR进行比较，将其比较结果提供给触发器DFFl 以及DFF2的输入端子。并且，在期间(1) + )的MDAC 1的采样时，开关控制部SWCl将针对开关 SWH1A/1B/2B的控制信号以及CLKADC设为低电平“L”。由此，开关SWH1A/1B/2B断开，另外， 触发器DFF1、DFF2成为非使能。如前述的那样，MDAC 1的采样输入信号VIN的采样电容(^因为开关SWS1A、SWS1B 以及SWS2B接通，电容Clnl与Cln2被并联连接，所以采样电容Cls成为Cls = ClnJCln^并且，当设 Clnl = Cln2 = C0/2 时，成为 Cls = Clnl+Cln2 = CO。接着，如在图3A的右侧以及图;3B的期间(3)和(4) ((3) + (4))所示，当MDAC 1保持(H 运算)时，开关控制部SWCl将针对开关SWS1A/1B/2A/2B以及SWADCIN的控制信号设为“L”来断开这些开关。并且，在期间(3) + (4)的保持时，开关控制部SWCl将对开关SWH1A/1B/2B的控制信号以及CLKADC设为“H”。由此，开关SWH1A/1B/2B接通，并且触发器DFF1、DFF2变成使能，锁存输入数据并保持。这里，触发器DFFl以及DFF2的输出信号被提供给逻辑部L01，逻辑部LOl输出数字输出DO以及加减运算系数DAl。此外，加减运算系数DAl被提供给子DAC 101。另外，保持电容CIh以及运算电容ClmAe变为CIh = C0/2以及CIhiac = C0/2，反馈 β变为β = C1H/(C1H+CW = 1/2，并且，信号放大率m变为m = C1S/C1H = 2。艮P，在期间(3)+ )中，保持电容CIh(Cln2)被连接在运算放大器OPl的输出端子与反向输入端子之间，另外，运算电容ClmA。(Clnl)被连接在子DA转换器(101)的输出端子与运算放大器OPl的反向输入端子之间。此外，当信号放大率m = 2时，在VIN/VR与V0/VR之间，如图3C所示的关系成立。 另夕卜，输入电压VIN(比较电压Vw)、数字输出DO、加减运算系数DA1、子DAClOl的输出电压 VDAl以及运算放大器OPl的输出电压VO分别变为如图3D所示的那样。这里，输出电压VO是VO = m*{VIN-(DA/m)*VR}，因为m = 2，所以变为VO = 2*VIN-DA*VR0即，当输入电压VIN满足+VR彡VIN彡+ (1/4) *VR时，DO变为+01，DA变为+1，VDAl 变为+VR, VO变为2*VIN-VR，另外，当输入电压VIN满足+ (1/4) *VR彡VIN彡-(1/4) *VR时， DO变为00，DA变为0，VDAl变为0，VO变为2*VIN。并且，当输入电压VIN满足_(1/4)*VR彡VIN彡-VR时，DO变为-01，DA变为-1， VDAl 变为-VR，VO 变为 2*VIN+VR。图4A是将2. 5b构成的MDAC的一个例子分成采样时和保持时来示出的电路图，另
1外，图4B以及图4C是用于说明图4A的MDAC的动作的图。由图4A与前述的图3A的比较中可知，在2. 5b构成的MDAC中，将2. 5b构成的 MDAC中的电容Clnl分割成两个电容Clnll、Clnl2，并针对每个分别设置有子DAC 101a、开关 SffSl IB, SffHllB 以及子 DAC 101b、SWS12B、SWH12B。并且，图3A中的2个比较器CMPU CMP2变成6个比较器CMPll CMP16，对各比较器CMPll CMP16分别施加六分割的电压5/8*VR、3/8*VR、 1/8*VR、-1/8*VR、-3/8*VR、_5/8*VR，并与输入电压 VIN(Vcmp)进行比较。各比较器CMPll CMP16的输出信号经由触发器DFFll DFF16被提供给逻辑部 LO1，逻辑部LOl输出提供给子DAC IOlaUOlb的两个加减运算系数DAl、DA2以及数字输出 DO。并且，如图4A的左侧所示，在MDACl采样时，开关控制部SWCl将针对开关 SWS1A/2B/11B/12BB以及SWADCIN的控制信号设为“H”，来接通这些开关。并且，在MDACl采样时，开关控制部SWCl将针对开关SWH1A/2B/11B/12B的控制信号以及CLKADC设为“L”，来断开开关SWH1A/2B/11B/12B，并且，设置触发器DFFll DFF16 为非使能。这时，因为开关SffSlIB, SffS 12B以及SWS2B接通而电容Clnll, Clnl2以及Cln2被并联连接，采样电容 Cls 变为 Cls = Clnll+Clnl2+Cln2。而且，当设 Clnll = CO/2、Cln2 = Clnl2 = C0/4 时，变为 Cls = Clnll+Clnl2+Cln2 = CO。接着，如图4A的右侧所示，在MDACl保持时，开关控制部SWCl将针对开关 SWS1A/2B/11B/12B以及SWADCIN的控制信号设为“L”，来断开这些开关。并且，在MDAC 1保持时，开关控制部SWCl将针对开关SWH1A/2B/11B/12B的控制信号以及CLKADC设为“H”。由此，开关SWH1A/2B/11B/12B接通，并且，触发器DFFl DFF16 变成使能，锁存输入数据并保持。S卩，触发器DFFl DFF16取得对应的各比较器CMPll CMP16的输出信号并保持。 这里，触发器DFFl DFF16的输出信号被提供给逻辑部L01，逻辑部LOl输出数字输出DO 以及加减运算系数DA1、DA2。此外，加减运算系数DAl以及DA2被分别提供给子DAC IOlb 以及IOla0另外，保持电容CIh以及运算电容Cl·变为CIh = C0/4以及CIhiac = (3/4) *C0， 反馈β变为β = C1H/(C1H+CW = 1/4，并且，信号放大率m变为m = C1S/C1H = 4。此外，当信号放大率m = 4时，在VIN/VR与V0/VR之间图4B所示的关系成立。另外，输入电压VIN(比较电压VeMP)、数字输出DO、加减运算系数DAI、DA2、子DAC IOlb以及IOla的输出电压VDAl以及VDA2、以及运算放大器OPl的输出电压VO分别变为如图4C以及图4D所示的那样。这里，输出电压VO是VO = m* {VIN-(DA/m) *VR}，因为m = 4，所以变为VO = 4*VIN-DA*VR。BP,当输入电压VIN满足+VR彡VIN彡+(5/8)*VR时，DO变为+011，DA变为+3，VDA2变为+VR，VDAl变为+VR，VO变为4*VIN_3*VR，另外，当输入电压VIN满足 + (5/8)*VR 彡 VIN 彡 +(3/8)*VR 时，DO 变为 +010，DA 变为 +2，VDA2 变为 +VR，VDAl 变为 0， VO 变为 4*VIN-2*VR。
并且，当输入电压VIN满足+ (3/8)*VR彡VIN彡+(1/8)*VR时，DO变为+001， DA变为+1，VDA2变为0，VDAl变为+VR，VO变为4*VIN_VR，另外，当输入电压VIN满足 + (1/8)*VR 彡 VIN 彡 _(1/8)*VR 时，DO 变为 000，DA 变为 0，VDA2 变为 0，VDA1 变为 0，VO 变为 4*VIN。并且，当输入电压VIN满足_(1/8)*VR彡VIN彡_(3/8)*VR时，DO变为-001， DA变为-1，VDA2变为0，VDAl变为_VR，VO变为4*VIN+VR，并且，当输入电压VIN满足-(3/8)*VR 彡 VIN 彡 _(5/8)*VR 时，DO 变为-010，DA 变为-2，VDA2 变为 _VR，VDAl 变为 0，VO 变为 4*VIN+2*VR。并且，当输入电压VIN满足-(5/8) *VR彡VIN彡-VR时，DO变为-011，DA变为-3， VDA2 变为-VR，VDAl 变为 _VR，VO 变为 4*VIN+3*VR。此外，虽然省略了说明，但是对于3. 以及4. 等其他的构成的MDAC，也能够应用后述的各实施例。图5是用于说明MDAC运算时(保持时)的动作速度与运算放大器的消耗电流的关系的图，是示出MDAC 1的运算动作时的运算动作速度与放大器的消耗电流的关系的图。这里，当将负载设为CLt、将反馈设为、将运算放大器OPl的电流设为Iamp时，需要的转换时间T1变为如下的关系(参照式(5))。[数1]CLt = CL1+^(1)(2) Cl^M6J(3)J- = (c1H-hc1^)CIh =I + Cl^c.(4)Τ, =7^-'%1(5)
丄 tHP Pl这里，k设为与^和Iamp独立的比例系数。即，T1. Iamf =k -CL'!"C2s =TL1- ljug + T2s. Iije(6)
Pi这里，TL1Wamp与1^*1胃变为如下的关系(参照式(7)以及(8))。此外，为了便于说明，在图3A 图3D以及图4A 图4C中，虽然设Clmc+C1H = Cls，但是即使没有该条件也可以说是同样的。[数2]
CLTL1-IAMP=k '-T1
Pi= kVrilt'TImdac⑴
(UH+Ujfij4fJ Uh=k · CIMBKT2S· IABP 导=k . C2s-ng:,CW^k ·(8)
1
因为MDAC(MDAC 1)的采样电容Cls由热噪声(kT/C)规定，所以在图3A 图3D以及图4A 图4C中将其作为基准值而设为定值CO。另外，信号放大率(m)由C1S/C1H表示。SP，在图3A 图3D(1.5b构成的MDAC)的情况下，m = 2，在图4A 图4C(2. 5b构成的MDAC)的情况下，m = 4。因此，图3A 图3D以及图4A 图4C的MDAC中，当使用信号放大率m来描述CIh以及CIb3ac时，成为下述的式子(参照式(10)以及(11))。[数3]Cls = CO(9)
权利要求
1.一种开关电容电路，其特征在于，在包括开关电容电路和负载电路的电路中，其中，所述开关电容电路具有两个以上的内部电容、一个以上的放大器以及两个以上的内部开关，所述负载电路具有设置在该开关电容电路的次级的采样电容以及对该采样电容的连接进行接通/断开控制的采样开关， 具有包含第一动作模式以及第二动作模式的两种以上的动作模式， 在前半的所述第一动作模式中，断开所述次级的采样开关来将所述开关电容电路的输出电压与所述次级的采样电容分离，并且在所述开关电容电路中进行运算，在后半的所述第二动作模式中，接通所述次级的采样开关，从而所述次级的采样电容采样所述开关电容电路的输出电压，并且，所述开关电容电路在所述第一动作模式中通过所述内部开关分离一个以上的所述内部电容。
2.根据权利要求1所述的开关电容电路，其特征在于， 所述放大器是运算放大器，在所述第二动作模式中，通过所述内部开关分离开所述内部电容中、除在所述第一动作模式中连接在所述运算放大器的输入端子与输出端子之间的第一内部电容以外的所有的内部电容，由此所述运算放大器进行反馈为“ 1，，的全反馈动作。
3.根据权利要求1或2所述的开关电容电路，其特征在于，改变所述第一动作模式的动作时间以及所述第二动作模式的动作时间的比率。
4.根据权利要求1或2所述的开关电容电路，其特征在于，将在所述第一动作模式以及所述第二动作模式中的所述放大器的电源电流设定成不同的值。
5.一种AD转换电路，其特征在于，包括权利要求1至4中任一项所述的开关电容电路；以及包含对输入的信号进行AD转换的一个以上的比较器的子AD转换器，其中， 所述开关电容电路使用对所述输入的信号进行了放大的第一信号以及基于对所述输入的信号进行了 AD转换的第二信号的加减运算系数来输出对参考电压进行加减运算后的结果。
6.根据权利要求5所述的AD转换电路，其特征在于， 所述开关电容电路的所述内部电容包含第一内部电容，所述第一内部电容被连接在所述放大器的输入端子与输出端子之间； 以及，第二内部电容，所述第二内部电容与所述放大器的所述输入端子和提供所述参考电压的参考电源线连接，所述第一内部电容在所述第一动作模式以及所述第二动作模式中被连接在所述放大器的所述输入端子与所述输出端子之间，所述第二内部电容在所述第一动作模式中经由所述内部开关中的第一内部开关被连接在所述放大器的所述输入端子与所述参考电源线之间，并且在所述第二动作模式中通过所述第一内部开关从所述放大器的所述输入端子断开。
7.根据权利要求5或6所述的AD转换电路，其特征在于，所述比较器使用前级的开关电容电路的所述第二动作模式的输出结果对所述输入信号的电压进行比较和判定。
8.根据权利要求5或6所述的AD转换电路，其特征在于，所述比较器使用前级的开关电容电路的所述第一动作模式的输出结果对所述输入信号的电压进行比较和判定。
9.根据权利要求5或6所述的AD转换电路，其特征在于，所述比较器使用前级的开关电容电路的所述第一动作模式以及所述第二动作模式的双方的输出结果对所述输入信号的电压进行比较和判定，根据在所述第一动作模式中所述比较器对所述输入信号的电压进行比较的比较结果来切换在所述第二动作模式中所述比较器对所述输入信号的电压进行比较的比较电平。
10.根据权利要求9所述的AD转换电路，其特征在于，所述比较器中的一个以上比较器在所述第一动作模式以及所述第二动作模式这两者中使用。
11.一种开关电容电路群，所述开关电容电路群具有两个权利要求1至4中任一项所述的开关电容电路来作为第一开关电容电路以及第二开关电容电路，其特征在于，所述第一开关电容电路以及所述第二开关电容电路在不同的期间执行所述第一动作模式以及所述第二动作模式的模拟运算，所述第一开关电容电路以及第二开关电容电路中的所述内部电容具有在采样动作时分别对输入信号进行采样的采样电容组以及进行模拟运算的第一模拟运算电容组以及第二模拟运算电容组，在所述模拟运算的所述第一动作模式时，所述第一模拟运算电容组以及所述第二模拟运算电容组与所述放大器连接，在所述模拟运算的所述第二动作模式时，所述第一模拟运算电容组被从所述放大器分离，并且所述采样电容组是完全包含于所述第一模拟运算电容组的电容组或者是相同的电容组，共用所述第一开关电容电路的所述采样电容组以及所述第二开关电容电路的所述采样电容组中的至少一部分。
12.根据权利要求11所述的开关电容电路群，其特征在于，所述第一开关电容电路中的所述采样电容组以及所述第一模拟运算电容组是与所述第二开关电容电路中的所述采样电容组以及所述第一模拟运算电容组相同的电容组，在所述第一开关电容电路以及第二开关电容电路的各采样动作时，所述第一开关电容电路中的所述第二模拟运算电容组以及所述第二开关电容电路中的所述第二模拟运算电容组分别将其两端的电荷复位成固定值。
13.—种AD转换电路群，其特征在于，所述AD转换电路群具有两个权利要求5至10中任一项所述的AD转换电路作为第一 AD转换电路以及第二 AD转换电路，所述第一 AD转换电路中的第一开关电容电路以及所述第二 AD转换电路中的第二开关电容电路在不同的期间执行所述第一动作模式以及所述第二动作模式的模拟运算，所述第一 AD转换电路以及第二 AD转换电路中的所述内部电容具有在采样动作时分别对输入信号进行采样的采样电容组、以及进行模拟运算的第一模拟运算电容组以及第二模拟运算电容组，在所述模拟运算的所述第一动作模式时，所述第一模拟运算电容组以及所述第二模拟运算电容组与所述放大器连接，在所述模拟运算的所述第二动作模式时，所述第一模拟运算电容组被从所述放大器分离，并且所述采样电容组是完全包含于所述第一模拟运算电容组的电容组或者是相同的电容组，共用所述第一开关电容电路的所述采样电容组以及所述第二开关电容电路的所述采样电容组中的至少一部分。
14.根据权利要求13所述的AD转换电路群，其特征在于，所述第一开关电容电路中的所述采样电容组以及所述第一模拟运算电容组与所述第二开关电容电路中的所述采样电容组以及所述第一模拟运算电容组是相同的电容组，在所述第一以及第二开关电容电路的各采样动作时，所述第一开关电容电路中的所述第二模拟运算电容组以及所述第二开关电容电路中的所述第二模拟运算电容组分别将其两端的电荷复位成固定值。
15.根据权利要求14所述的AD转换电路群，其特征在于，所述第一 AD转换电路以及第二 AD转换电路这两个AD转换电路被级联连接。
16.根据权利要求14所述的AD转换电路群，其特征在于，所述第一 AD转换电路以及第二 AD转换电路这两个AD转换电路被并联连接。
17.根据权利要求15或16所述的AD转换电路群，其特征在于，共用所述第一 AD转换电路以及第二 AD转换电路中的所述放大器。
18.—种流水线型AD转换电路，其特征在于，所述流水线型AD转换电路具有两个以上权利要求5至10中任一项所述的AD转换电路，并级联连接其中的两个AD转换电路，或者所述流水线型AD转换电路具有一个以上权利要求15所述的AD转换电路群。
19.一种循环比较型AD转换电路，其特征在于，具有一个以上权利要求16或17所述的 AD转换电路群，并且进行并行处理。
20.一种AD转换电路，其特征在于，具有一个以上权利要求5至10中任一项所述的AD转换电路，在一个模拟输入的AD转换动作中，至少使用所述AD转换电路两次以上。
全文摘要
在包括具有两个以上的内部电容、一个以上的放大器以及两个以上的内部开关的开关电容电路、和具有设置于该开关电容电路的次级的采样电容以及对该采样电容的连接进行接通/断开控制的采样开关的负载电路的电路中，具有包含第一动作模式以及第二动作模式的两种以上的动作模式，在前半的所述第一动作模式中，断开所述次级的采样开关来将所述开关电容电路的输出电压与所述次级的采样电容分离，并且在所述开关电容电路中进行运算，在后半的所述第二动作模式中，接通所述次级的采样开关，从而所述次级的采样电容采样所述开关电容电路的输出电压，并且，所述开关电容电路在所述第一动作模式中通过所述内部开关分离一个以上的所述内部电容。
文档编号H03K5/08GK102484479SQ20098015998
公开日2012年5月30日 申请日期2009年9月4日 优先权日2009年9月4日
发明者后藤邦彦 申请人:富士通株式会社