专利名称：具有轨到轨电压调节范围的高速高带宽vco延迟单元的制作方法
技术领域：
本发明主要涉及到频率综合器，时钟恢复电路以及锁相环中的压控振荡器(VCO) 设计领域，特指一种应用于高速压控振荡器(VCO)的延迟单元电路。
背景技术：
压控振荡器(Voltage-controlled-Oscillator，VCO)作为一种振荡频率可随外加 控制电压变化而变化的可调信号源，被广泛应用于现代通信系统中，特别是在锁相环、时钟 恢复和频率综合等电路中，是影响整个系统性能的关键部件。在集成电路中，对采用CMOS 工艺实现的VCO研究主要集中在LC谐振器和RC环形振荡器两种类型；其中LC谐振器的 噪声性能较好，但在标准CMOS工艺中实现片上集成电感难度较大，而且占用面积较大，而 CMOS环形振荡器有着易于与数字电路集成的优点，相对面积较小，同时具有较大的调节范 围，在系统芯片中有着较好的应用前景。根据延迟单元的结构不同，环形振荡器可以分为单端和差分两种结构，分别如图 1和图2所示。单端环形振荡器是最初的环形振荡器设计形式，其延迟单元结构简单，所占 芯片面积小，可调范围较宽，可以实现全电压摆幅输出，但是由于全电压摆幅的振荡器很长 时间工作在饱和区以及截止区，使得整个振荡器工作频率低，另外单端环形振荡器对电源 噪声抑制能力较差，相位噪声较大。与单端环形振荡器相比，差分环形振荡器因其显著的特点而被普遍采用，如较高 的工作频率，较好的共模噪声、环境噪声和电源噪声抑制能力。另外，差分结构的振荡器级 数可以是偶数也可以是奇数，使设计更具有灵活性。图3给出了用于实现差分环形振荡器的传统差分延迟单元，其结构是一个带对称 负载的差分反相器，其中Ml和M2为差分输入对管，栅极分别接IN+和IN-，PMOS管M3和 M5，M4和M6分别形成两个对称负载，其中M5和M6采用二极管连接，M3和M4的栅极都接控 制电压Vcont，通过控制电压调节M3和M4的导通能力来改变对称负载的等效电阻。尾电流 源MO为整个延迟单元提供恒定的电流，保证电流在Ml和M2两条支路上周期性的分配，Vb 由偏置电路产生。为了保证Ml和M2能够完全的切换，要求MO工作在饱和区。由于该结构 通过控制PMOS管来调节对称负载的等效电阻实现调节VCO的工作频率，而栅极电压只在某 一区间能够使得PMOS管导通，该区间之外的控制电压将无法调制延迟单元的负载电阻，从 而无法调制VCO的振荡频率，导致该延迟单元级联而成的环形振荡器不能实现在轨到轨范 围内进行工作，图9给出了控制电压Vcont从OV变化到1. 8时，负载电阻的变化趋势。针对传统差分延迟单元形成的VCO存在的缺陷，设计人员提出了同时控制PMOS管 和NMOS管来实现控制电压在轨到轨范围内调节VCO振荡频率的差分延迟单元，如图5所 示。为了实现轨到轨电压调节范围，压控振荡器(VCO)的延迟单元的负载电阻必须在全范 围内随着控制电压的变化而变化。同时为了提高压控振荡器(VCO)的线性度，应使其负载 管具有较好的I-V特性曲线。如图5所示的延迟单元的左边支路采用MOS管M3、M7、M9和 M5作负载管，右边支路则采用M6、M10、M8和M4作为负载管。另一方面，为了提高环形振荡器的振荡频率，对负载管中M5和M6采用正反馈技术进行连接，加速了输出节点高低电平的 跳变。另外，改进后的延迟单元去掉了尾电流源，不再需要偏置模块，使得电路设计更加简 单，更易实现，同时能够实现全摆幅输出。
发明内容
本发明要解决的问题在于针对现有技术存在的技术问题，本发明提供一种轨到 轨电压调节范围、工作频率高和线性度好的高速高带宽延迟单元电路结构。为实现上述技术问题，本发明提出的解决方案为一种用于高速压控振荡器的差 分延迟单元电路，其特征在于它包括第一 NMOS管(Ml)、第二 NMOS管(M2)、第三NMOS管 (M7)、第四匪OS 管(M8)、第一 PMOS 管(M3)、第二 PMOS 管(M4)、第三 PMOS 管(M5)、第四 PMOS 管(M6 )、第五PMOS管(M9 )、第六PMOS管(MlO )，其中第一匪OS管(Ml)和第二匪OS管(M2 )形 成差分输入对管，其栅极分别接差分输入(IN+)和(IN-),漏极分别接差分输出节点(OUT-) 和(OUT+)，源极都接地(GND)，第三NMOS管(M7)和第四NMOS管(M8)的栅极都接控制电压 (Vcont )，漏极都接电源(VDD)，源极分别接第五PMOS管(M9)和第六PMOS管(MlO)的栅极， 第一 PMOS管(M3)和第二 PMOS管(M4)都接在差分输出节点(OUT-)、(OUT+)和电源(VDD) 之间，栅极都接控制电压(Vcont)，交叉耦合的第三PMOS管(M5)和第四PMOS管(M6)漏极 分别接差分输出(0UT-)和(OUT+)，栅极分别接差分输出(OUT+)和(OUT-)，源极都接电源 (VDD)，第五PMOS管(M9)和第六PMOS管(MlO)都接在差分输出节点(OUT-)、(OUT+)和电源 (VDD)之间，栅极分别接第三NMOS管(M7)和第四NMOS管(M8)的源极，第一 PMOS管(M3)、 第三PMOS管(M5)、第三NMOS (M7)和第五PMOS (M9)联合组成延迟单元的复合负载，第二 PMOS管(M4)、第四PMOS管(M6)、第四NMOS (M8)和第六PMOS (MlO)联合组成复合负载。与现有技术相比，本发明的优点在于
1、增大了压控振荡器(VCO)的控制电压可调范围。与对称负载差分延迟单元结构相比， 本发明的延迟单元通过同时控制PMOS管和NMOS管进行等效电阻调节，实现了轨到轨范围 内调节VCO工作频率；
2、提高了压控振荡器(VCO)振荡频率。与对称负载差分延迟单元相比，本发明采用正 反馈形式的交叉耦合对连接方式，减小了 OUT+和OUT-的高低电平跳变时间，提高了压控振 荡器(VCO)的工作频率；
3、结构简单，更易实现。与对称负载差分延迟单元相比，本发明的延迟单元不需要偏置 模块，降低了设计复杂程度；
4、面积小，功耗低。由于没有偏置模块，本发明的延迟单元级联而成的环形振荡器相对 于对称负载延迟单元级联而成的环形振荡器面积减小了 35%，功耗降低了 40%。
图1是单端环形振荡器结构示意图； 图2是差分环形振荡器结构示意图3是对称负载延迟单元电路结构示意图； 图4是对称负载压控振荡器(VCO)结构示意图； 图5是对称负载压控振荡器(VCO)的线性度；
4图6是本发明差分延迟单元电路结构示意图； 图7是本发明差分压控振荡器(VCO)结构示意图； 图8是本发明的压控振荡器(VCO)线性度； 图9是对称负载延迟单元负载电阻变化趋势等效图； 图10是本发明延迟单元负载电阻变化趋势等效图。
具体实施例方式以下将结合附图和具体实施例对本发明做进一步详细说明。如图6所示，本发明是一种具有轨到轨电压调节范围的高速高带宽延迟单元电路 结构，它包括第一 NMOS管(Ml)、第二 NMOS管(M2)、第三NMOS管(M7)、第四NMOS管(M8)、 第一 PMOS 管(M3)、第二 PMOS 管(M4)、第三 PMOS 管(M5)、第四 PMOS 管(M6)、第五 PMOS 管 (M9)、第六PMOS管(M10)。其中，第一 NMOS管Ml和第二 NMOS管M2形成差分对管，其栅极 分别接差分输入IN+和IN-，第一 PMOS管M3和第二 PMOS管M4分别接在OUT-、OUT+与电 源之间，栅极都接控制电压Vcont，第三NMOS管M7和第四NMOS管M8的栅极都接控制电压 Vcont，漏极都接电源，源极分别接第五PMOS管M9和第六PMOS管MlO的栅极，第五PMOS管 M9和第六PMOS管MlO都分别接在OUT-、OUT+与电源之间，栅极分别接第三NMOS管M7和 第四NMOS管M8的源极，使得控制电压Vcont在高电平时能够有效调制负载电阻的大小，交 叉耦合的MOS管M5和M6漏极分别接差分输出OUT-和0UT+，栅极分别接差分输出OUT+和 0UT-，该连接使得M5和M6形成了一个正反馈系统，加速了输出节点OUT+和OUT-的高低电 平跳变，从而提高差分VCO的振荡频率。工作原理当控制电压Vcont在(TVl (VI为MOS管M3和M4的最大导通电压) 时，PMOS管M3和M4导通，M9和MlO导通，实现控制电压调制VCO输出频率；当控制电压在 νΓ . 8V之间时，MOS管Μ3和Μ4工作在截止区，Μ7和Μ8导通使得Μ9和MlO仍然保持导通 状态，实现控制电压调制负载电阻的能力，从而实现在轨到轨范围内调节VCO的工作频率， 图11描述了控制电压Vcont从OV变化到1. 8V时，负载电阻的变化等效图。采用交叉耦合 技术实现的Μ5和Μ6管加速了输出节点OUT+和OUT-的电平跳变，当OUT+为高电平，OUT-为 低电平时，M5导通能力减弱，M6导通能力增强，使得OUT-变得更低，OUT+变得更高，从而使 得进一步降低了 M5的导通能力，而加强了 M6的导通能力，从而加速了两个输出节点的电平 跳变，提高了 VCO的工作频率。
权利要求
1. 一种应用于高速压控振荡器的具有轨到轨电压调节范围的高速高带宽延迟单元电 路，其特征在于它包括第一匪OS管(Ml )、第二匪OS管(M2)、第三匪OS管(M7)、第四匪OS 管(M8)、第一 PMOS 管(M3)、第二 PMOS 管(M4)、第三 PMOS 管(M5)、第四 PMOS 管(M6)、第五 PMOS管(M9)、第六PMOS管(M10)，其中第一 NMOS管(Ml)和第二 NMOS管(M2)形成差分对 管，其栅极分别接差分输入(IN+)和(IN-)，漏极分别接差分输出节点(OUT-)和(OUT+)，源 极都接地(GND)，第三NMOS管(M7)和第四NMOS管(M8)的栅极都接控制电压(Vcont )，漏极 都接电源(VDD)，源极分别接第五PMOS管(M9)和第六PMOS管(MlO)的栅极，第一 PMOS管 (M3)和第二 PMOS管(M4)接在差分输出节点(OUT-)、(OUT+)和电源(VDD)之间，栅极都接 控制电压(Vcont)，交叉耦合的第三PMOS管(M5)和第四PMOS管(M6)漏极分别接差分输出 (OUT-)和(OUT+ )，栅极分别接差分输出(OUT+ )和(OUT-)，源极都接电源(VDD )，第五PMOS 管(M9)和第六PMOS管(MlO)接在差分输出节点(OUT-)、(OUT+)和电源(VDD)之间，栅极分 别接第三匪OS管(M7)和第四匪OS管(M8)的源极，第一 PMOS管(M3)、第三PMOS管(M5)、第 三NMOS (M7)和第五PMOS (M9)联合组成延迟单元左半支路的复合负载，第二 PMOS管(M4)、 第四PMOS管(M6)、第四NMOS (M8)和第六PMOS (MlO)联合组成右半支路的复合负载。
全文摘要
本发明公开了一种应用于高速压控振荡器(VCO)的具有轨到轨电压调节范围的高速高带宽延迟单元电路。相对于传统对称负载差分延迟单元，本延迟单元主要进行了三点改进第一，采用控制电压同时控制PMOS管和NMOS管方式实现轨到轨范围内调节压控振荡器(VCO)工作频率；第二，把二极管连接的两个PMOS管变为交叉耦合连接，增大压控振荡器(VCO)的工作频率；第三，去掉了尾电流源，设计复杂度降低。改进后的延迟单元级联而成的环形振荡器(VCO)控制电压调节范围宽，工作频率高以及带宽高，同时还具有线性度好的特性。
文档编号H03L7/099GK102064824SQ20101055588
公开日2011年5月18日 申请日期2010年11月19日 优先权日2010年11月19日
发明者李俊丰, 石大勇, 蒋仁杰, 谭晓强, 郭斌, 陈宝民, 陈怒兴 申请人:长沙景嘉微电子有限公司