专利名称：电压加法器电路和d/a转换电路的制作方法
技术领域：
本发明涉及将多个输入电压进行加权加法的电压加法器电路和设有电压加法器 电路的D/A转换电路。
背景技术：
在一些D/A转换电路中，将作为转换对象的输入数据分为高阶位和低阶位，将高 阶位和低阶位分别进行D/A转换。将D/A转换的各个结果做进一步的加权加法，从而得到 D/A转换的最终结果。在例如JP-A-2001-156640中描述了该类型的D/A转换电路。该D/ A转换电路具有两个D/A转换器和一个电压加法器电路。两个D/A转换器对8位输入数据 中的高阶4位和低阶4位的位反转结果(即，低阶4位的一的补码(one’ scomplement)) 执行D/A转换。电压加法器电路对从两个D/A转换器输出的电压Va和电压Vb进行加权加 法。如图3A所示，在JP-A-2001-156640中描述的D/A转换电路使用包括两个运算放大器 OP 1和0P2以及两个电阻器ra和rb的电压加法器电路，来作为对电压Va和Vb执行加权 加法的电压加法器电路。在电压加法器电路中，电阻器ra和rb插入在运算放大器OPl的 输出端OUT和运算放大器0P2的输出端OUT之间。运算放大器OPl的输出端OUT通过电阻 器ra连接到运算放大器OPl的反相输入端IN-，并且运算放大器0P2的输出端OUT通过绕 过电阻器而连接到运算放大器0P2的反相输入端IN-。在该构造中，将电阻器ra与电阻器 rb的电阻比值取为1比On-I)，电压Va被输入到运算放大器OPl的正相输入端IN+，并且 电压Vb被输入到运算放大器0P2的正相输入端IN+。从运算放大器OPl的输出端OUT输出 与由下列等式表示的加权加法运算结果相等的电压Vo。理想情况是，电压Vo变为响应于最 初8位输入数据而线性变化的电压。Vo = (2n/ (2n-l)) Va-(1/(2n-l) )Vb. . . (1)然而，在具有该构造的电压加法器电路中，当在运算放大器OPl的输出端OUT的电 压和运算放大器0P2的输出端OUT的电压之间出现差异时，输出端OUT之间有电流流动。因 此，在运算放大器OPl的正相输入端IN+和反相输入端IN-之间以及在运算放大器0P2的 正相输入端IN+和反相输入端IN-之间出现输入偏移电压。具体而言，如等式(1)表示的， 运算放大器OPl的输入电压Va乘以大加权系数(2ηΛ2η-1))。运算放大器OPl中出现的输 入偏移对从运算放大器OPl的输出端OUT获得的电压Vo造成不利影响，这进而在实际获得 电压值Vo和等式(1)表示的理想电压值Vo之间引入了误差。在下文中对于在运算放大器 OPl中为何出现输入偏移作出解释。图;3B示出了在图3A所示的电压加法器电路中使用的运算放大器OPl和运算放大 器0P2的示例构造。在图:3B中，N沟道场效应晶体管(以下简称为“晶体管”)m的栅极作 用为运算放大器OPl (0P2)的正相输入端IN+。N沟道晶体管N2的栅极作用为运算放大器 OPl (0P2)的反相输入端IN-。各N沟道晶体管m和N2的源极连接在一起，从而形成放大 正相输入端IN+和反相输入端IN-之间电位差的差分对。N沟道晶体管N3的漏极连接到N 沟道晶体管m和N2的源极之间的公共节点，并且N沟道晶体管N3的源极接地。具有给定基准电平的基准电平电压Vref被施加到N沟道晶体管N3的栅极，并作用为提供具有给定 电流值Iref的恒定电流的恒流源。P沟道晶体管Pl的漏极连接到N沟道晶体管m的漏 极，而P沟道晶体管P2的漏极连接到N沟道晶体管N2的漏极。P沟道晶体管Pl和P2的源 极连接到电源VDD，而P沟道晶体管Pl和P2的各自栅极连接到N沟道晶体管N2的漏极，从 而作用为各个N沟道晶体管m和N2的负载。P沟道晶体管P3的源极连接到电源VDD，而P沟道晶体管P3的栅极连接到N沟道 晶体管m的漏极和P沟道晶体管Pl的漏极之间的节点。N沟道晶体管N4的源极接地，而 N沟道晶体管N4的漏极连接到P沟道晶体管P3的漏极。N沟道晶体管N4的栅极上施加了 基准电平电压Vref。N沟道晶体管N4作用为恒流源，其使给定电流Iref流过。P沟道晶体 管P3的漏极和N沟道晶体管N4的漏极之间的节点作用为运算放大器OPl (0P2)的输出端 OUT。在图3A所示的构造中，当运算放大器OPl的输出端OUT的电压和运算放大器0P2 的输出端OUT的电压之一变得高于另一个时，电流从具有较高电压的输出端OUT流向具有 较低电压的输出端OUT。例如，假定具有特定大小的电流Δ I从运算放大器OPl流向运算放大器0P2。在 该情形中，为了从图3Β所示的运算放大器OPl的输出端OUT输出电流Δ I，流入P沟道晶 体管Ρ3的漏极电流必须变得比用作恒流源的N沟道晶体管Ν4的电流值Iref大Δ I的量。 因此，假定将P沟道晶体管Ρ3的跨导取为gm，则与电流Δ I没有从输出端OUT输出的情形 相比，必须使P沟道晶体管P3的栅极电压Vg降低ΔΙ/gm。为了使P沟道晶体管P3的栅极 电压Vg降低ΔΙ/gm，则与电流ΔΙ没有从输出端OUT输出的情形相比，必须使N沟道晶体 管W的漏极电位降低Δ I/gm，并且N沟道晶体管N2的漏极电位必须相应增加。出于这些 原因，在将负反馈通过电阻器ra从输出端OUT发送到反相输入端IN-的状态中，运算放大 器OPl的反相输入端IN-的输入电压(反馈电压)不与正相输入端IN+的输入电压精确地 匹配，并且变为比正相输入端IN+的输入电压低等于Δ I/gm的偏移电压的电压。相反，当 具有特定大小的电流△ I从运算放大器0P2流向运算放大器OPl时，运算放大器OPl的反 相输入端IN-的输入电压(反馈电压)变为比正相输入端IN+的输入电压高等于电流Δ I 的偏移电压的电压。如上所述，从运算放大器OPl的输出端OUT获得的电压Vo变为如下的电压，其包 括与由等式(1)表示的且呈现理想的线性性的电压Vo之间差异。该问题不限于在诸如 JP-A-2001-156640中描述的D/A转换电路中使用的电压加法器电路，其甚至也会出现在除 D/A转换电路之外的电路中使用的电压加法器电路之中。
发明内容
针对该背景技术构思了本发明，并且其目的在于使得由在其中两个运算放大器的 输出端经过两个电阻器而连接在一起的电压加法器电路所提供的计算结果之间的差异变 小。本发明提供了一种电压加法器电路，包括具有第一运算放大器的放大器电路，第一电压被输入到第一运算放大器中；向放大器电路提供输出电流的电路，其中，第二电压被输入到所述电路中；以及
电流提供部，其检测该电路的输出电流，并提供大小等于所述电路的输出电流的 输出电流，从而避免所述电路的输出电流输入到第一运算放大器的输出端或通过第一运算 放大器的输出端从第一运算放大器输出。优选地，所述电路包括第二运算放大器；第一电压被施加到第一运算放大器的正 相输入端；第二电压被施加到第二运算放大器的正相输入端；第一电阻器和第二电阻器串 联连接，并且被插入在第一运算放大器和第二运算放大器的输出端之间；第一运算放大器 的反相输入端连接到第一电阻器和第二电阻器之间的公共节点；第二运算放大器的输出端 连接到第二运算放大器的反相输入端；并且从第一运算放大器的输出端输出作为第一电压 和第二电压加权加法的结果的电压。优选地，电流提供部包括具有栅极、源极、和漏极的第一晶体管，第一晶体管的栅 极连接到设在所述电路的输出级上的第二晶体管的栅极，第一晶体管的源极连接到电源， 并且第一晶体管的漏极提供在大小上与所述电路的第二晶体管的输出电流相等的电流。根据本发明，还提供了一种D/A转换电路，包括上述的电压加法器电路；以及D/A转换器，其执行对输入数据的高η位的D/A转换，以及对输入数据的低η位的 一的补码的D/A转换，以将D/A转换的结果分别作为第一电压和第二电压而提供给第一运 算放大器和第二运算放大器的正相输入端，其中，第一电阻器与第二电阻器的电阻比值是1比Qn-I)。根据本发明，即使当因为在第一运算放大器和第二运算放大器的输出端之间出现 电压差异而导致在运算放大器之间有电流流动时，电流提供部也可以向第一运算放大器的 输出端提供用于抵消该电流的电流。因此，在第一运算放大器的正相输入端和反相输入端 之间不会出现由于第一运算放大器和第二运算放大器之间流动电流所导致的输入偏移。因 此，可以减少运算结果之间的差异。
通过参考附图来详细描述本发明的优选实施例，本发明的上述目的和优点将变得 更加明显，其中图1是示出根据本发明实施例的电压加法器电路的构造的视图；图2是示出设有电压加法器电路的D/A转换电路的构造的视图；以及图3Α和:3Β是示出相关的电压加法器电路和包括在电压加法器电路中的运算放大 器的内部构造的视图。
具体实施例方式以下将参照附图来描述本发明的实施例。图1是示出根据本发明实施例的电压加法器电路50的构造的视图。电压加法器 电路50将对由前一级电路提供的电压Va和Vb进行用等式(1)表示的加权加法，并输出作 为加权加法结果的电压Vo。电压加法器电路50包括两个运算放大器OPl和0P2、两个电阻 器ra和rb、以及电流提供部51。在电压加法器电路50中，电压Va输入到运算放大器OPl的正相输入端IN+，而电压Vb输入到运算放大器0P2的正相输入端IN+。运算放大器OPl的输出端OUT和运算放 大器0P2的输出端OUT通过电阻器ra和rb连接。电阻器ra与电阻器rb的电阻比值是1 比On-I)。运算放大器OPl的输出端OUT通过电阻器ra连接到运算放大器OPl的反相输 入端IN-。运算放大器0P2的输出端OUT不通过电阻器而连接到运算放大器0P2的反相输 入端IN-。运算放大器OPl和0P2的内部构造与相关电压加法器电路中的运算放大器(见 图3B)的相同。电流提供部51产生电流，并将电流提供给运算放大器OPl的输出端OUT，其中，所 述电流的大小与从运算放大器0P2输出的电流相同但是电极性相反。电流提供部51具有P 沟道晶体管P11、N沟道晶体管Nll和附2、以及恒流源52。P沟道晶体管Pll的尺寸(沟道 宽度/沟道长度)与运算放大器0P2中的P沟道晶体管P3的相同，并且N沟道晶体管Nll 和Nl2的尺寸相同。P沟道晶体管Pll的源极连接到电源VDD。P沟道晶体管Pll的栅极连接到运算 放大器0P2中的P沟道晶体管P3的栅极。因此，与运算放大器0P2中的P沟道晶体管P3 的漏极电流大小相同的漏极电流流入P沟道晶体管P11。N沟道晶体管W2的源极接地。N 沟道晶体管m2的漏极和栅极连接到P沟道晶体管Pii的漏极。P沟道晶体管Pii的漏极 电流流入N沟道晶体管附2。N沟道晶体管mi的源极接地，并且向N沟道晶体管mi的栅 极提供的栅极电压的大小与施加到N沟道晶体管m2的栅极的栅极电压相同。具体而言，N 沟道晶体管Nll和N沟道晶体管N12构成电流镜。恒流源52插入在N沟道晶体管附1的 漏极和电源VDD之间。恒流源52流出电流Iref，其大小与在运算放大器0P2中作为恒流源 工作的N沟道晶体管N4的漏极电流的相同。恒流源52和N沟道晶体管mi的漏极之间的 节点连接到运算放大器OPl的输出端OUT。例如，假定运算放大器0P2的输出电压大于运算放大器OPl的输出电压，并且电流 Δ I通过电阻器rb和ra从运算放大器0P2流向运算放大器0P1。在该情形中，在运算放大 器0P2中，P沟道晶体管P3的漏极电流变得比流过N沟道晶体管N4的电流Iref大等于Δ I 的量。该差异，即电流Δ I，从P沟道晶体管Ρ3的漏极和N沟道晶体管Ν4的漏极之间的节 点，通过运算放大器0Ρ2的输出端0UT，向外流向运算放大器0P1。同时，电流提供部51中 的P沟道晶体管Pll和运算放大器0P2中的P沟道晶体管P3构成电流镜。因此，漏极电流 Iref+ Δ I流入P沟道晶体管Pl 1，并且漏极电流Iref+ Δ I流入N沟道晶体管附2。结果是， 与N沟道晶体管W2—起构成电流镜的N沟道晶体管mi也作用为使漏极电流Iref+Δ I流 过的恒流源。然而，连接到N沟道晶体管mi的漏极的恒流源52是使电流Iref流过的恒 流源。因此，不足的电流Iref+Δ I-Iref = Δ I从运算放大器OPl的输出端OUT流入N沟 道晶体管附1。电流Δ I通过电阻器rb和ra从运算放大器0P2的输出端OUT流到运算放大器 OPl的输出端OUT。与此同时，相同的电流Δ I从运算放大器OPl的输出端OUT流到电流提 供部51的N沟道晶体管附1。因此，电流Δ I不流入运算放大器OPl的N沟道晶体管N4， 从而在运算放大器OPl中不出现输入偏移。相反，假设从运算放大器0Ρ2输出的电压小于从运算放大器OPl输出的电压，并且 假设电流Δ I通过电阻器ra和rb从运算放大器OPl流到运算放大器0P2。在这种情况下， 在运算放大器0P2中，P沟道晶体管P3的漏极电流比流过N沟道晶体管N4的电流Iref小Δ I。作为P沟道晶体管Ρ3的漏极电流Iref-Δ I和从运算放大器OPl提供的电流Δ I的 组合的电流Iref-Δ 1+Δ I = Iref流入作为恒流源的N沟道晶体管N4。另一方面，在电流 提供部51中的P沟道晶体管Pll与运算放大器OPl中的P沟道晶体管P3形成电流镜。因 此，漏极电流Iref-Δ I流入到P沟道晶体管Pll中，并且漏极电流Iref-Δ I流入到N沟道 晶体管W2中。因此，与N沟道晶体管N12 —起构成电流镜的N沟道晶体管mi也作用为 使漏极电流Iref-ΔΙ流过的恒流源。然而，连接到N沟道晶体管mi的漏极的恒流源52 是使电流Iref流过的恒流源。因此，超过的电流Iref-(Iref-AI) = Δ I从电流提供部51 流到运算放大器OPl的输出端OUT。电流Δ I通过电阻器ra和rb从运算放大器OP 1的输出端OUT流出到运算放大 器0P2的输出端OUT。与此同时，相同的电流Δ I从电流提供部51流到运算放大器OPl的 输出端OUT。因此，电流Δ I不从运算放大器OPl的P沟道晶体管P3流出，从而在运算放大 器OPl中不出现输入偏移。如上所述，根据本实施例，在运算放大器OPl和0Ρ2的输出电压彼此不同的情形 下，电流Δ I通过电阻器rb和ra在运算放大器OPl和0P2之间流动时，具有相同大小和相 反电极性的电流- Δ I从电流提供部51提供给运算放大器OPl的输出端OUT。因此，避免了 在运算放大器OPl中出现可能由于电流Δ I而导致的输入偏移。此外，可以避免出现可能 由输入偏移造成的在输出电压Vo中的差异，其中，Vo从运算放大器OPl获得，并对应于加 权加法的结果。以上是电压加法器电路50的具体构造。现在将参考图2描述使用实施例的电压 加法器电路50的D/A转换电路的实施例。如图2所示，电压加法器电路50和D/A转换器 10构成D/A转换电路1。D/A转换器10在将数据分为高8位和低8位时执行对2n (例如η =8)位输入数据的D/A转换。在图2所示的示例构造中，D/A转换电路10执行对输入数 据的高8位的D/A转换和对低8位一的补码的D/A转换，并将各转换结果作为电压Va和Vb 提供给电压加法器电路50。在示例构造中，将电压加法器电路50中的电阻器ra与电阻器 rb的电阻比值取为1比(28-1 = 2 5 5)。电压加法器电路50对D/A转换电路10提供的电 压Va和Vb进行用等式(1)(其中η = 8)表示的加权加法。在图2中，将施加到输入端DI的输入数据的高8位施加到解码器12，将低8位施 加到反相器电路13。反相器电路13对输入低8位中的每一位进行反相，并将反相结果输出 给解码器14。附图标记r0至r255指代串联连接且具有相同电阻值的电阻器。在电阻器r0至 r255中，电阻器r255的一端连接到高电位侧电源VH，电阻器r0的一端连接到低电位侧电 源VL。附图标记TRU-O至TRU-255是N沟道晶体管，其导通-截止控制由解码器12的输出 执行。各个N沟道晶体管TRU-O至TRU-255的源极被连接到电阻器r0至r255的节点，各 个N沟道晶体管TRU-O至TRU-255的漏极共同连接在一起。N沟道晶体管TRU-O至TRU-255 的各个漏极的公共节点被连接到运算放大器OPl的正相输入端IN+。晶体管TRL-O至TRL-255是N沟道晶体管，其导通-截止控制由解码器14的输出 执行。各个N沟道晶体管TRL-O至TRL-255的源极连接到电阻器r0至r255的各自节点，N 沟道晶体管的各个漏极共同连接在一起。N沟道晶体管TRL-O至TRL-255的漏极的公共节 点被连接到运算放大器0P2的正相输入端IN+。
在该构造中，当输入数据是例如“0000000000000000”时，对输入数据的高8位进
行解码的解码器12使得N沟道晶体管TRU-O导通。将低电位侧电源VL的电压VL提供给 运算放大器OPl的正相输入端IN+。同时，对输入数据低8位进行解码的解码器14使得N 沟道晶体管TRL-255导通。将电阻器r255和电阻器r2M之间的节点的电压(VL+255v) (ν 各个电阻器r0至r255的压降)输入给运算放大器0Ρ2的正相输入端IN+。在该情形中，电 压Va和Vb定义如下。Va = VLVb = VL+255v0将这些值代入等式(1)(其中η = 8)Vo= (256/255) VL-(1/255) (VL+255v)= VL-v产生运算结果Vo。从运算放大器OPl的输出端OUT将运算结果Vo提供给输出端 DO。同样，当输入数据是“0000000000000001”至“ 1111111111111111”时，产生诸如在下表 中提供的内容的运算结果Vo。
权利要求
1.一种电压加法器电路，包括具有第一运算放大器的放大器电路，第一电压被输入到所述第一运算放大器中； 向所述放大器电路提供输出电流的电路，其中第二电压被输入到所述电路中；以及 电流提供部，所述电流提供部检测所述电路的输出电流，并提供大小等于所述电路的 输出电流的输出电流，从而避免所述电路的输出电流输入到所述第一运算放大器的输出端 或通过所述第一运算放大器的输出端从所述第一运算放大器输出。
2.如权利要求1所述的电压加法器电路，其中，所述电路包括第二运算放大器； 其中，所述第一电压被施加到所述第一运算放大器的正相输入端；其中，所述第二电压被施加到所述第二运算放大器的正相输入端； 其中，第一电阻器和第二电阻器被串联连接，并插入在所述第一运算放大器和所述第 二运算放大器的输出端之间；其中，所述第一运算放大器的反相输入端连接到所述第一电阻器和所述第二电阻器之 间的公共节点；其中，所述第二运算放大器的输出端连接到所述第二运算放大器的反相输入端；并且 其中，从所述第一运算放大器的输出端输出作为所述第一电压和所述第二电压的加权 加法的结果的电压。
3.如权利要求1所述的电压加法器电路，其中，所述电流提供部包括具有栅极、源极和 漏极的第一晶体管；其中，所述第一晶体管的栅极连接到设在所述电路的输出级上的第二晶体管的栅极； 其中，所述第一晶体管的源极连接到电源；并且其中，所述第一晶体管的漏极提供在大小上等于所述电路的所述第二晶体管的输出电 流的电流。
4.一种D/A转换电路，包括如权利要求2所述的电压加法器电路；以及D/A转换器，所述D/A转换器执行对输入数据的高η位的D/A转换以及对所述输入数据 的低η位的一的补码的D/A转换，以将所述D/A转换的结果分别作为所述第一电压和所述 第二电压提供给所述第一运算放大器和所述第二运算放大器的正相输入端， 其中，所述第一电阻器与所述第二电阻器的电阻比值是1比On-D。
全文摘要
本发明公开了一种电压加法器电路和D/A转换电路。该电压加法器电路包括具有第一运算放大器的放大器电路，第一电压被输入到第一运算放大器中；向放大器电路提供输出电流的电路；以及电流提供部，其检测该电路的输出电流，并提供大小等于所述电路的输出电流的输出电流，从而避免所述电路的输出电流输入到第一运算放大器的输出端或通过第一运算放大器的输出端从第一运算放大器输出。第二电压被输入到所述电路中。
文档编号H03F3/45GK102104386SQ20101059812
公开日2011年6月22日 申请日期2010年12月16日 优先权日2009年12月16日
发明者前岛利夫, 辻信昭 申请人:雅马哈株式会社