专利名称：基于fpga和高精度延迟技术的纳秒数字延时同步机的制作方法
技术领域：
本实用新型涉及一种数字延时同步机，特别是涉及一种基于FPGA和高精度延迟 技术的纳秒数字延时同步机。
背景技术：
现代精密物理实验研究往往依赖于精密数字延时同步机来协调物理实验过程所 涉及的多台仪器设备之间的时序关系。目前，关于精密数字延时同步机的方案有相关文献的报道。如《电子器件》2007年 12月发表了题为《用于超短激光脉冲技术的高精度数字延时同步机的研究》，还有《核电子 学与探测技术》2006年11月发表了题为《基于精度延迟技术的脉冲同步机研制》。他们都 是采用8253计数器法+模拟内插延时技术的方式实现延时精度Ins的精密数字延时同步 机，和本实用新型采用基于可编程逻辑阵列(FPGA)和高精度可编程延迟芯片实现延时精 度Ins的技术方案不同。
实用新型内容本实用新型的目的是为了解决物理实验过程中多台仪器设备之间的时序同步 问题以及多路同步延时调节精度达到Ins的指标，采用一种新型的基于可编程逻辑阵列 (FPGA)和高精度可编程延迟芯片相结合的方案设计纳秒数字延时同步机。实现原理以微处 理器为控制核心芯片，将每路延迟时间分成两个部分，大于等于IOns整数倍的延迟时间用 FPGA控制实现，小于IOns的延迟时间用高精度可编程延迟芯片来实现，极大地提高了纳秒 数字延时同步机的集成度和延时精度。为达到上述目的，本实用新型采用的技术方案是一种基于FPGA和高精度延迟技术的纳秒数字延时同步机，包括微处理器、外触发 电路模块、FPGA控制模块、高精度可编程延迟电路模块、信号放大电路模块，FPGA控制模 块包含脉冲成形电路模块、时序控制电路模块、技术延迟电路模块，微处理器分别与FPGA 控制模块和高精度可编程延迟电路模块相连，时序控制电路模块、计数延迟电路模块、高精 度可编程延迟电路模块、信号放大电路模块顺序电连接，外触发电路模块、脉冲成形电路模 块、时序控制电路模块输入端顺序电连接，微处理器与高精度可编程延迟电路模块电连接。所述外触发电路模块输入端作为延时同步机触发信号输入端，信号放大电路模块 输出端作为延时同步机脉冲信号输出端。所述外触发电路模块包括第一二极管D1、第二二极管D2、变压器Tl、第一电阻R1、 第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、光电耦合器U1，其中外触发电路模块 电路输入端与变压器Tl输入端一端连接，变压器Tl与第一二极管Dl阳极连接，第一二极 管Dl阴极接地，第一电阻R1、第二电阻R2组成的串联电路，第三电阻R3与第一电阻R1、第 二电阻R2组成的串联电路并联，变压器Tl输出端与第三电阻R3与第一电阻Rl并联端连 接，第一电阻Rl与第三电阻R3串联连接端与第四电阻R4、第二二极管D2输出端3点共接，
3第四电阻R4另一端接光电耦合器Ul输入端，光电耦合器Ul输出端接第五电阻R5，第五电 阻R5另一端接+5V电源，光电耦合器输出端为外触发电路模块数输出端，变压器Tl另一输 出端、第二电阻R2与第三电阻R3并联端、第二二极管D2阳极、光电耦合器另一输入端接 地。所述信号放大电路模块包括第一电容Cl、第二电容C2、第三电容C3、第四电容C4、 第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、脉冲变压器Tl、电感Li、 场效应管Q1、第一 PNP管Q2、第二 PNP管Q3，第一电容Cl与第一电阻Rl、第二电容C2与第 二电阻R2分别组成微分电路，第一电容Cl和第一电阻Rl连接端与电容第二电容C2连接， 第二电容C2与第二电阻R2连接端、第三电阻R3、场效应管Ql栅极四端点连接，第三电阻 R3另一端、场效应管Ql源极接地，电源VCC1、场效应管Ql漏极分别与脉冲变压器Tl输入 端两端连接，脉冲变压器Tl输出端、电感Li、第二 PNP管Q2基极顺序连接，第二 PNP管Q2 发射极与第三PNP管Q3基极连接，第三PNP管Q3发射极与脉冲变压器Tl另一输出端、第 四电阻R4连接，第四电阻R4另一端接电源+5V，第三PNP管Q3集电极、第二 PNP管Q2集电 极、第五电阻R5、第三电容C3、第四电容C4共端点连接，第五电阻R5另一端接地，第三电容 C3、第四电容C4并联输出为模拟放大电路输出端。从上述本实用新型的结构特征可以看出，其优点是采用FPGA和高精度可编程延 迟芯片相结合对触发脉冲进行多路延时极大地提高了仪器的集成度和延时精度。设计的低 抖动、快传输高频模拟放大电路，减小了路与路之间的延时分散性，保证设备之间的时序同 步问题。
本实用新型将通过附图比较以及结合实例的方式说明图1纳秒数字延时同步机的原理框图。图2外触发输入电路原理图。图3输出模拟放大电路。图4输出脉冲波形。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，
以下结合附图及实施 例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本 实用新型，并不用于限定本实用新型。总体设计首先微处理器对FPGA控制模块中计数延迟电路模块进行大于等于 IOns的延迟时间总线方式并行设置(可以控制多路计数延迟电路，分别对每路信号进行延 时时间设置，每个通道可以设置不同的延时时间)，同时对FPGA控制模块中触发时序控制 电路模块进行计数延时电路模块使能信号的设置，然后对FPGA控制模块中高精度可编程 延迟模块进行小于IOns的延迟时间总线方式并行设置。外触发信号经过外触发电路模块、 脉冲成形电路模块、触发时序控制电路模块，计数延迟电路开始计数，计数满后依次输出脉 冲信号去触发后级高精度可编程控制延迟模块。高精度可编程控制延迟模块输出的LVTTL 脉冲信号经过信号放大电路输出带50欧姆负载的TTL脉冲信号。经信号输出端输出。[0018]如图1所示，数字延时同步机包括微处理器、外触发电路模块、FPGA控制模块、高 精度可编程延迟电路模块、信号放大电路模块。FPGA控制模块包含脉冲成形电路模块、时 序控制电路模块、计数延迟电路模块。高精度可编程延迟电路模块包括多路高精度可编程 控制电路。信号放大电路模块包括多路信号放大电路。计数延迟电路模块包括多路计数延 迟电路。微处理器作为总控制芯片分别与时序控制电路模块、计数延迟电路模块、高精度可 编程延迟电路模块相连。时序控制电路模块、计数延迟电路模块、高精度可编程延迟电路模 块、信号放大电路模块顺序连接，外触发电路模块、脉冲成形电路模块、时序控制电路模块 输入端顺序连接。1.外触发电路模块外触发电路模块由脉冲变压器衰减电路、光电耦合器组成。信号放大电路采用脉 冲变压器耦合的方式实现脉冲信号的衰减。电路设计图如图2所示，包括第一二极管D1、 第二二极管D2、变压器Tl、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻 R5、光电耦合器U1，其中外触发电路模块电路输入端与变压器Tl输入端一端连接，变压器 Tl与第一二极管Dl阳极连接，第一二极管Dl阴极接地，第一电阻R1、第二电阻R2组成的 串联电路，第三电阻R3与第一电阻R1、第二电阻R2组成的串联电路并联，变压器Tl输出端 与第三电阻R3与第一电阻Rl并联端连接，第一电阻Rl与第三电阻R3串联连接端与第四 电阻R4、第二二极管D2输出端3点共接，第四电阻R4另一端接光电耦合器Ul输入端，光电 耦合器Ul输出端接第五电阻R5，第五电阻R5另一端接+5V电源，光电耦合器输出端为外触 发电路模块数输出端，变压器Tl另一输出端、第二电阻R2与第三电阻R3并联端、第二二极 管D2阳极、光电耦合器另一输入端接地。输入衰减器由变压器(Tl 初次级比值为2 1)、 电阻R1、电阻R2和电阻R3组成，外触发信号经过变压器两倍衰减后，经过调节电阻Rl和 电阻R3的分压比得到TTL电平。TTL电平经过限流电阻R4送到光电藕合器Ul的输入端。 光电藕合器Ul输出下降沿信号作用于脉冲成形电路模块输入端产生延时触发脉冲信号。2. FPGA控制模块时序控制电路模块接收到微处理器使能计数模块的使能信号，控制要延迟的通道 完成通道延时时间的初始化设置。外触发电路模块的信号经过脉冲成形电路模块，将下降 沿信号反转为上升沿触发信号，通过时序控制电路模块后触发计数延迟电路模块。技术延 迟电路模块按照微处理器设定的延迟时间开始计数，计数满后依次输出脉冲信号去触发后 级高精度可编程延迟模块。3.高精度可编程延迟模块高精度可编程延迟模块包括多路高精度可编程控制电路。微处理器通过高精度可 编程延迟芯片10位并行端口进行数据的初始化(芯片固有的使用方式)，步进10ps，延时 范围Ops lOMOps。延时精度理论上可以做到10ps，但是由于整个电路系统路与路之间的 延时晃动在50ps 200ps范围，再结合任务需求。因此在使用本芯片时设置0 10240ps 之间的Ins步进。4.信号放大电路模块信号放大电路将高精度可编程延迟芯片产生的脉冲信号LVTTL电平进行放大，并 且增加驱动能力。采用脉冲变压器耦合的方式实现脉冲信号的放大。电路原理如图3所示。 包括第一电容Cl、第二电容C2、第一电容Cl、第二电容C2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、脉冲变压器Tl、电感Li、场效应管Ql、第一 PNP管Q2、第 二 PNP管Q3，第一电容Cl与第一电阻Rl、第二电容C2与第二电阻R2分别组成微分电路， 第一电容Cl和第一电阻Rl连接端与电容第二电容C2连接，第二电容C2与第二电阻R2连 接端、第三电阻R3、场效应管Ql栅极四端点连接，第三电阻R3另一端、场效应管Ql源极接 地，电源VCCl、场效应管Ql漏极分别与脉冲变压器Tl输入端两端连接，脉冲变压器Tl输出 端、电感Li、第二 PNP管Q2基极顺序连接，第二 PNP管Q2发射极与第三PNP管Q3基极连 接，第三PNP管Q3发射极与脉冲变压器Tl另一输出端、第四电阻R4连接，第四电阻R4另 一端接电源+5V，第三PNP管Q3集电极、第二 PNP管Q2集电极、第五电阻R5、第三电容C3、 第四电容C4共端点连接，第五电阻R5另一端接地，第三电容C3、第四电容C4并联输出为模 拟放大电路输出端。输入信号通过电路中RC微分电路产生的正沿脉冲经过场效应管Ql放 大，输出负脉冲经过脉冲变压器Tl耦合，次级输出同向负脉冲触发两级PNP管Q2、Q3，最终 输出TTL正脉冲(带50Ω负载，用户需求方被控制的仪器输入负载决定的)。信号放大电 路模块包括多路信号放大电路。5.微处理器微处理器作为主控机，控制FPGA中的时序控制电路模块、技术延迟电路模块和高 精度可编程延迟电路模块，分别设置系统控制时序和延迟时间，微处理器通过总线分别控 制时序控制电路模块，设置计数延迟电路使能信号脉冲。同时微处理器通过总线分别控制 计数延迟电路模块和高精度可编程延迟电路模块，设置通道延时时间。图4是输出脉冲波形。纳秒延时同步机可以输出一路零延时脉冲信号(CH1)，三 路独立延时信号(CH2、CH3、CH4)共4路电信号(该处的独立延时与前面的每个通道的总 线方式初始化设置值对应)，延时精度Ins。每路信号幅度大于5V，前沿小于3ns，路与路之 间延时晃动小于60ps。图4中横坐标单位5ns/div，纵坐标单位lV/div，1、2、3、4表示通道 CH1、CH2、CH3、CH4。本说明书中公开的所有特征，除了互相排斥的特征以外，均可以以任何方式组合。本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征，除非特别叙 述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只 是一系列等效或类似特征中的一个例子而已。
权利要求1.一种基于FPGA和高精度延迟技术的纳秒数字延时同步机，其特征在于包括微处理 器、外触发电路模块、FPGA控制模块、高精度可编程延迟电路模块、信号放大电路模块，FPGA 控制模块包含脉冲成形电路模块、时序控制电路模块、技术延迟电路模块，微处理器分别与 FPGA控制模块和高精度可编程延迟电路模块相连，时序控制电路模块、计数延迟电路模块、 高精度控可编程制模块、信号放大电路模块顺序电连接，外触发电路模块、脉冲成形电路模 块、时序控制电路模块输入端顺序电连接，微处理器与高精度可编程延迟电路模块电连接。
2.根据权利要求1所述的一种基于FPGA和高精度延迟技术的纳秒数字延时同步机，其 特征在于所述的外触发电路模块输入端作为延时同步机触发信号输入端，信号放大电路模 块输出端作为延时同步机脉冲信号输出端。
3.根据权利要求1所述的一种基于FPGA和高精度延迟技术的纳秒数字延时同步机， 其特征在于所述外触发电路模块包括第一二极管(Dl)、第二二极管(D2)、变压器(Tl)、第 一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、光电耦合器 (Ul)，其中外触发电路模块电路输入端与变压器(Tl)输入端一端连接，变压器(Tl)与第 一二极管(Dl)阳极连接，第一二极管(Dl)阴极接地，第一电阻(Rl)、第二电阻(R2)组成 的串联电路，第三电阻(R3)与第一电阻(Rl)、第二电阻(R2)组成的串联电路并联，变压器 (Tl)输出端与第三电阻(R3)与第一电阻(Rl)并联端连接，第一电阻(Rl)与第三电阻(R3) 串联连接端与第四电阻(R4)、第二二极管(拟)输出端3端共接，第四电阻(R4)另一端接光 电耦合器(Ul)输入端，光电耦合器(Ul)输出端接第五电阻(R5)，第五电阻(肪)另一端接 电源(+5V)，光电耦合器输出端为外触发电路模块数输出端，变压器(Tl)另一输出端、第二 电阻(R2)与第三电阻(R3)并联端、第二二极管(D2)阳极、光电耦合器另一输入端接地。
4.根据权利要求1所述的一种基于FPGA和高精度延迟技术的纳秒数字延时同步机，其 特征在于所述信号放大电路模块包括第一电容(Cl)、第二电容(C2)、第三电容(C3)、第四 电容(C4)、第一电阻(Rl)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、 脉冲变压器(Tl)、电感(Li)、场效应管(Q1)、第一 PNP管(Q2)、第二 PNP管(Q3)，第一电容 (Cl)与第一电阻(Rl)、第二电容(C2)与第二电阻(R2)分别组成微分电路，第一电容(Cl) 和第一电阻(Rl)连接端与电容第二电容(C2)连接，第二电容(C2)与第二电阻(R2)连接 端、第三电阻(R3)、场效应管Oil)栅极四端点连接，第三电阻(旧)另一端、场效应管Oil) 源极接地，电源(VCCl)、场效应管Oil)漏极分别与脉冲变压器(Tl)输入端两端连接，脉冲 变压器(Tl)输出端、电感(Li)、第二 PNP管基极顺序连接，第二 PNP管发射极与 第三PNP管O )基极连接，第三PNP管O )发射极与脉冲变压器(Tl)另一输出端、第四 电阻(R4)连接，第四电阻(R4)另一端接电源(+5V)，第三PNP管0^3)集电极、第二 PNP管 (Q2)集电极、第五电阻(R5)、第三电容(C3)、第四电容(C4)共端点连接，第五电阻(R5)另 一端接地，第三电容(C3)、第四电容(C4)并联输出为模拟放大电路输出端。
专利摘要本实用新型涉及一种纳秒数字延时同步机，特别是涉及一种基于FPGA和高精度延迟技术的纳秒数字延时同步机。目的是为了解决物理实验过程中多台仪器设备之间时序同步问题以及多路同步延时调节精度达到1ns的指标，采用一种新型的基于可编程逻辑阵列(FPGA)和高精度可编程延迟芯片相结合的方案设计纳秒数字延时同步机，提高了纳秒数字延时同步机的集成度和延时精度，保证设备之间的时序同步问题。本实用新型技术方案包括微处理器、外触发电路模块、FPGA控制模块、高精度可编程延迟电路模块、信号放大电路模块，FPGA控制模块包含脉冲成形电路模块、时序控制电路模块、计数延迟电路模块。本实用新型应用于高精度时序同步控制领域。
文档编号H03K5/13GK201893762SQ20102063580
公开日2011年7月6日 申请日期2010年11月30日 优先权日2010年11月30日
发明者丁明军, 于治国, 代刚, 任青毅, 冯宗明, 冯莉, 叶超, 吴红光, 张振涛, 曹宁翔, 曹科峰, 李亚维, 李巨, 李晏敏, 李玺钦, 梁川, 王卫, 王浩, 谢敏, 贾兴, 赵娟, 邓明海, 邓维军, 马军, 马勋, 马成刚, 黄斌, 黄雷, 龙燕 申请人:中国工程物理研究院流体物理研究所