专利名称：面向4g光载无线通信的频率综合电路的制作方法
技术领域：
本发明属于4G移动通信领域，涉及一种用于IMT-AdVanCed(4G)标准的RoF系统中提供调制解调时钟信号的频率综合模块电路。
背景技术：
随着第三代移动通信系统(3G)在世界各国的商用化，第四代移动通信系统GG) 系统已经成为研究重点。根据国际电信联盟ITU提出的目标，4G移动无线宽带技术将采用的主要新技术为0FDM，MIM0。随着光纤通信技术的发展，系统对各个模块的工作速度和稳定度的要求也越来越高。MIMO技术利用多天线系统的空间信道特性，使用多空间通道传送和接收数据，能同时传输多个数据流，在不增加带宽和天线发送功率的情况下，信道容量随着天线数量的增大而线性增大，从而有效提高数据速率和频谱效率。同时MIMO利用多天线来抑制信道衰落。应用MIMO技术的无线宽带移动通信系统从基站端的多天线放置方法上可以分为两大类一类是多个基站天线集中排列形成天线阵列，放置于覆盖小区，这一类可以称为集中式ΜΙΜΟ;另一类是基站的多个天线分散放置在覆盖小区，可以称为分布式ΜΙΜΟ。由于ΜΙΜΟ是多入多出，无线网络讯号通过多重天线进行同步收发，因此需要一组频率相同，相位差恒定的频率综合模块来提供调制解调信号。因此，频率综合模块成为MIMO 技术中的重要组成部分。频率综合模块对信号的稳定度、移动终端的功耗有很大影响。要实现最佳的无线移动通信系统性能，必须有高效和高稳定度的频率综合模块，同时单片集成和低成本也成为趋势。为实现高稳定度，方便灵活的可控频率综合模块，本发明针对上述对频率综合模块的要求，采用直接数字频率合成器(DDQ与延迟锁相环(DLL)相结合的频率综合模块，结合天线的设计，提出一种新型频率综合模块用于MIMO技术中作为调制解调信号。传统设计中，将DDS于PLL配合，作为频率综合模块，由于PLL频率捷变时间的限制， 会掩盖DDS变频时间极快的优点，尤其是在输出频率要求较高时，分频比N相应增大，这种缺点将更加突出。
发明内容
本发明的目的是克服现有技术的上述不足，为RoF系统提供一种具有频率变换速度快，相位调制精度高的频率综合模块。本发明设计了直接数字频率合成器(DDQ与延迟锁相环相(DLL)结合的结构，两部分均用数字电路方法实现，抗噪声、低功耗、抗抖动，同时的特点。为此本发明采用如下的技术方案一种面向4G光载无线通信的频率综合电路，包括直接数字频率合成器、鉴相器由多个延时单元构成的延时链、多工器(MUX)和数字控制器，所述的直接数字频率合成器用于在数字控制器的控制下生成频率可控的正弦信号，作为参考时钟，参考时钟和延时链输出的反馈时钟被送入鉴相器，鉴相器将输出的关于两者的相位差的脉冲信号传递至数字控制器，控制器根据该脉冲信号调节延时链的各个延时单元的工作状态，锁定延时链的输出， 并通过多工器选取不同个数的延迟单元，从而得到与参考时钟的频率相同但相位差恒定的时钟信号。作为优选实施方式，所述的直接数字频率合成器包括参考频率源、初始相位寄存器、频率寄存器、相位累加器、相位寄存器、加法器、正弦ROM表、数模转换器和滤波器，初始相位寄存器存有初始相位值以决定初始状态的相位；频率寄存器存有相位增量值，以决定每个时钟脉冲信号的相位增量，两者由数字控制器通过频率控制字给入；查找表中存入了正弦信号在一个周期内相应的相位值所对应的幅度值；当参考频率源的时钟脉冲上升沿到达时，相位寄存器工作，其结果一方面反馈到相位累加器，在下一个时钟脉冲作用下继续与频率控制字相加，另一方面，取出高位与初始相位寄存器相加，生成正弦ROM表地址值，通过查找，以得到相位的幅度值，通过数模转换器和滤波器得到频率可控的正弦信号。本发明将DDS的输出，链接到DLL上，通过DDS中输入的频率控制字可以方便的控制输出信号的频率，通过DLL中多路选通器单元方便的控制调相幅度，即相邻调制信号的相位差，增大了对频率综合模块的控制能力，获得频率可控，相位精确的时钟信号，同时对 DDS与DLL电路进行优化，满足MIMO技术的高速需求。若能实现与标准CMOS工艺完全兼容的直接数字频率合成器(DDS)与延迟锁相环(DLL)相结合的频率综合模块电路，则可减小芯片面积，降低制作成本和封装成本，并且可靠性好，易于工业化，从而可替代现有的面积较大的PLL频综电路。具体而言，与现有的传统频率综合模块PLL相比，本发明具有以下突出优点a)采用DDS与DLL相配合的组合方式，可充分利用DDS的优势，频率分辨率高、频点数多、开环结构令其转换速度快、相位可连续变化及波形变换灵活。b)用数字电路方法实现时，DLL有显著特点抗噪声、低功耗、抗抖动。DLL内部没有振荡器，可以做到很高精度，可以排除温度、电压变化带来的影响，使得skew可以作得很小，基于标准单元，工艺移植性强，生产设计周期短，控制容易，稳定可靠。c)DLL能提供相位精准的一系列时钟源。普通的delay cell在不同的corner其 delay会发生很大的变化(FF与SS相差几乎3倍)，DLL可以产生更加精准的delay。另外， 输入可控延迟链的噪声会通过本身再生而输出，而输入压控延迟线的噪声会通过延迟线消失，因而相位抖动会得到改善。d)DDS与DLL相结合的电路，版图面积与传统锁相环电路相比大大减小，因此总的制作成本也相应降低。e)采用DDS与DLL相配合的组合方式，可以克服DDS杂散多和输出频率低的缺陷， 解决了锁相频率合成器分辨率不高的问题。
图1本发明采用的DDS电路图。图2本发明采用的DLL电路图。图3带有本发明的频率综合模块的RoF系统。
具体实施例方式本发明是通过以下方法来实现的图1是本发明采用的DDS电路图；图2是本发明采用的DLL电路图；图3是带有本发明的频率综合模块的RoF系统，它基于MIMO技术为RoF系统提供调制解调时钟信号。下面结合图1、图2和图3进行详细阐述图1是DDS电路图。DDS的工作过程是在初始相位寄存器中，存入初始相位值以决定初始状态的相位；频率寄存器存放的是相位增量值，它决定了每个时钟脉冲信号的相位增量，该值通过频率控制字给入；在查找表中存入了正弦信号在一个周期内(0_2π)相应的相位值所对应的幅度值。给DDS—个恒定的晶振信号源，每当时钟脉冲上升沿到达时， 相位寄存器工作，其结果一方面反馈到相位累加器，使下一个系统时钟作用下继续与频率控制字相加，另一方面，取出高位与初始相位寄存器相加，生成正弦ROM表地址值，通过其查找功能，以得到相位的幅度值，通过滤波得到了频率可控的正弦信号。该模块的输出i^out 将传递给DLL作为clk_ref信号，以进一步生成相位精确可调的调制解调信号。图2是DLL电路图。一个DLL的工作过程为DLL用延迟线(delay line)代替了 PLL的压控振荡器，得到从DDS给出的信号clk_ref后，经过可控延时链的调节作用，得到了一个能够完全跟踪cllk_ref的Clk_delay信号，此时DLL锁定。这样两个时钟没有了差别，改善了时钟源与负载之间的延时。通过MUX的选通作用，选择工作单元的个数，将clk_ delay的一个周期的相位做精确的等分，比如一个输入信号周期为20ns，可以设计出等分 10份的delay，即最小2ns的delay。控制单元控制MUX的选通数目，从而得到频率精确，相位精确可调的clk_out信号，做为DLL的输出，实现调制解调功能。图3是带有本发明的频率综合模块，即基于MIMO技术为RoF系统提供调制解调时钟信号的频率综合模块，DDS与DLL相配合，首先控制DDS的输入频率控制字，得到所需要的频率后，将输出时钟信号i^out传输给DLL模块，作为clk_ref信号，经过DLL的锁定并通过数字控制单元的作用，输出相位精确可调，频率稳定的信号clk_out，用于RoF系统中的调制解调。该种组合，实现了频率可调，且相位精度高，集合了 DDS与DLL的优势，同时大大减小了版图面积，节省了成本。
权利要求
1.一种面向4G光载无线通信的频率综合电路，包括直接数字频率合成器、鉴相器由多个延时单元构成的延时链、多工器(MUX)和数字控制器，所述的直接数字频率合成器用于在数字控制器的控制下生成频率可控的正弦信号，作为参考时钟，参考时钟和延时链输出的反馈时钟被送入鉴相器，鉴相器将关于两者的相位差的脉冲信号传递至数字控制器，控制器根据该脉冲信号调节延时链的各个延时单元的工作状态，锁定延时链的输出，并通过多工器选取不同个数的延迟单元，从而得到与参考时钟的频率相同但相位差恒定的时钟信号。
2.根据权利要求1所述的面向4G光载无线通信的频率综合模块，其特征在于，所述的直接数字频率合成器包括参考频率源、初始相位寄存器、频率寄存器、相位累加器、相位寄存器、加法器、正弦ROM表、数模转换器和滤波器，初始相位寄存器存有初始相位值以决定初始状态的相位；频率寄存器存有相位增量值，以决定每个时钟脉冲信号的相位增量，两者由数字控制器通过频率控制字给入；查找表中存入了正弦信号在一个周期内相应的相位值所对应的幅度值；当参考频率源的时钟脉冲上升沿到达时，相位寄存器工作，其结果一方面反馈到相位累加器，在下一个时钟脉冲作用下继续与频率控制字相加，另一方面，取出高位与初始相位寄存器相加，生成正弦ROM表地址值，通过查找，以得到相位的幅度值，通过数模转换器和滤波器得到频率可控的正弦信号。
全文摘要
本发明属于4G移动通信领域，涉及一种面向4G光载无线通信的频率综合电路，包括直接数字频率合成器、鉴相器由多个延时单元构成的延时链、多工器(MUX)和数字控制器，所述的直接数字频率合成器用于在数字控制器的控制下生成频率可控的正弦信号，作为参考时钟，参考时钟和延时链输出的反馈时钟被送入鉴相器，鉴相器将关于两者的相位差的脉冲信号传递至数字控制器，控制器根据该脉冲信号调节延时链的各个延时单元的工作状态，锁定延时链的输出，并通过多工器选取不同个数的延迟单元，从而得到与参考时钟的频率相同但相位差恒定的时钟信号。本发明具有频率变换速度快，相位调制精度高的优点。
文档编号H03L7/18GK102404006SQ201110331858
公开日2012年4月4日 申请日期2011年10月27日 优先权日2011年10月27日
发明者季轩, 毛陆虹 申请人:天津大学