专利名称：模拟开关电路的制作方法
技术领域：
本发明涉及集成电路领域，具体地说涉及一种快速平稳的模拟开关电路。
背景技术：
目前，高速、高隔离度的模拟开关越来越广泛地应用 于雷达接收机和发射机、通信系统和数据采集系统，以及通用模拟开关等诸多领域。(如ADI公司的模拟开关AD7590D
寸乂 O现有技术的CMOS集成单刀双掷模拟开关电路在电压切换过程中存在电压抖动的问题，会造成输出电压的不稳定。
发明内容
本发明主要目的是提供一种快速平稳的模拟开关电路。在一个方面，本发明提供了一种模拟开关电路，包括第一开关支路，包含第一类型的第一开关管，其中第一开关管的输入为所述模拟开关电路的第一输入，第一开关管的输出为所述模拟开关电路的输出，该输出上连接有输出电容器；第二开关支路，包含第二类型的第二开关管和第三开关管，其中第二开关管的输入为所述模拟开关电路的第二输入，第二开关管的输出连接到第三开关管的输入，第三开关管的输出为所述模拟开关电路的输出；第一开关支路控制电路，包含串联连接的电阻器，第一 NMOS和第二 NM0S，其中电阻器的一端连接到第一开关管的输入，电阻器的另一端连接到第一 NMOS的漏极，第一 NMOS 的源极连接到第二 NMOS的漏极，第二 NMOS的源极接地，并且电阻器和第一 NMOS的漏极的连接节点连接第一开关管的控制端，第一 NMOS的栅极连接所述模拟开关电路的控制端，第二 NMOS的栅极接固定电平；第二开关支路控制电路，包含串联连接的电荷泵，第三NMOS和第四NM0S，其中电荷泵的使能输入连接到所述模拟开关电路的控制端，电荷泵的输出连接到第三NMOS的漏极，第三NMOS的源极连接到第四NMOS的漏极，第四NMOS的源极接地，并且电荷泵的输出和第三NMOS的漏极的连接节点连接第二开关管和第三开关管的控制端，第三NMOS的栅极连接所述模拟开关电路的控制端，第四NMOS的栅极接固定电平；电压设置支路，包含二极管特性元件，其正极连接到所述模拟开关电路的第一输入，其负极连接到第二开关管和第三开关管的连接节点。 相比于现有技术单刀双掷模拟开关电路，本发明中的电路结构的输出电压抖动小，并且电平压切换速度很快。
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显，其中图1示例说明了根据本发明一个实施例的模拟开关电路。图2示例说明了根据图1 的实施例的模拟开关电路的实际应用。图3示例说明了 EN从逻辑低电平切换至高电平对输出Vout产生的影响。图4示例说明了 EN从逻辑高电平切换至低电平对输出Vout产生的影响图5所示的电路结构是电荷泵P在实际应用中的一种实现方式。附图中相同或相似的附图标记代表相同或相似的部件。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此夕卜，本发明提供了的各种特定的器件和电路连接的例子，但是本领域普通技术人员可以意识到其他器件和电路连接的可应用于性。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和电路的描述以避免不必要地限制本发明。参照图1，本发明的实施例提供了一种模拟开关电路，包括第一开关支路，包含第一类型的第一开关管P1，其中第一开关管Pl的输入为所述模拟开关电路的第一输入VDD1，第一开关管Pl的输出为所述模拟开关电路的输出Vout，该输出Vout上连接有输出电容器C ；第二开关支路，包含第二类型的第二开关管m和第三开关管N3，其中第二开关管 Nl的输入为所述模拟开关电路的第二输入HVIN，第二开关管m的输出连接到第三开关管 N3的输入，第三开关管N3的输出为所述模拟开关电路的输出Vout ；第一开关支路控制电路，包含串联连接的电阻器R，第一 NMOS N4和第二NMOS N6， 其中电阻器R的一端连接到第一开关管Pl的输入，电阻器R的另一端连接到第一 NMOS N4 的漏极，第一 NMOS N4的源极连接到第二 NM0SN6的漏极，第二 NMOS N6的源极接地，并且电阻器R和第一 NMOS N4的漏极的连接节点连接第一开关管Pl的控制端A，第一 NMOS N4的栅极连接所述模拟开关电路的控制端EN，第二 NMOS N6的栅极接固定电平Vb ；第二开关支路控制电路，包含串联连接的电荷泵P，第三NMOS N5和第四NMOS N7， 其中电荷泵P的使能输入连接到所述模拟开关电路的控制端EN，电荷泵的输出Vpump连接到第三NMOS N5的漏极，第三NMOS N5的源极连接到第四NMOS N7的漏极，第四NMOS N7的源极接地，并且电荷泵P的输出Vpump和第三NMOS N5的漏极的连接节点连接第二开关管 Nl和第三开关管N3的控制端B，第三NMOS N5的栅极连接所述模拟开关电路的控制端EN， 第四NMOS N7的栅极接固定电平Vb ；
电压设置支路，包含二极管特性元件N2，其正极连接到所述模拟开关电路的第一输入VDDl，其负极连接到第二开关管附和第三开关管N3的连接节点。在一个实施例中，所述第一类型的第一开关管Pl是PMOS或者PNP型三极管，所述第二类型的第二开关管W和第三开关管N3是NMOS或者NPN型三极管。在一个实施例中，所述二极管特性元件N2为栅极与漏极连接的NMOS管，二极管， 或者基极与集电极连接的NPN三极管。
在一个实施例中，所述电荷泵为两相位多级电荷泵。在一个实施例中，所述电荷泵的输出电压至少为所述模拟开关电路的第二输入 HVIN的电平与第二开关管m和第三开关管N3的开启电压VTHN之和。在一个实施例中，所述模拟开关电路的第一输入VDDl为具有大电流输出能力的强电源，所述模拟开关电路的第二输入HVIN的电平高于所述模拟开关电路的第一输入 VDD1，而电流输出能力弱于所述模拟开关电路的第一输入VDD1。下面参照图1到图5具体描述根据本发明实施例的快速平稳的模拟开关电路。如图ι所示，本实施例的模拟开关电路包括一个电荷泵P，逻辑控制电路D，七个高压NMOS管 Nl (文中也称为第二开关管，可由NPN型三极管替代)，N2，N3 (文中也称为第三开关管，可由NPN型三极管替代)，N4 (文中也称为第一 NMOS)，N5 (文中也称为第三NM0S)，N6(文中也称为第二 NMOS)，N7 (文中也称为第四NM0S)，一个高压PMOS管Pl (文中也称为第一开关管，可由PNP型三极管替代)，一个电容器C，一个电阻器R。VDDl和HVIN是输入信号，它们分别与PMOS管Pl和NMOS管附的漏极相连。A和B为PMOS管Pl和NMOS管附的栅极端。 逻辑控制电路D的输出端EN分别与N4和N5的栅极和电荷泵P的输入端相连。N6和N7的栅极接固定电平Vb。VOUT为电路的输出。图2展示的是电路的实际应用，即实际情况下输出端连接负载L。N2 (可由NPN型三极管或者二极管替代)的栅端与漏端相连接，这种二极管连接方式下的N2 (可由NPN型三极管或者二极管替代)对m和N3的连接节点的电平进行置位 (文中可能也将N2称为二极管特性元件)。在一个实施例中，电荷泵P为带使能输入端的两相位多级电荷泵。当输入的使能信号为低电平时开始工作，稳定后输出一个至少为HVIN+VTHN的电平信号。图5所示的电路结构是两相位多级电荷泵在实际应用中的一种实现方式(此N级电荷泵结构能产生的电压设计成至少为 HVIN+VTHN)。Ml，M2，M3，...(共 N 个)等为 NMOS 管，Cl, C2, C3,...等为与各自的NMOS管对应的泵电容。来自图1和图2中所示的逻辑控制电路D的控制信号 EN作为该电荷泵的使能信号，当其为低电平时开关Si，S2接通，将相位相反的两个时钟信号CLKA和CLKB (图1和图2中为了清楚起见没有标示)接入到电路中，经过N个电容器与 NMOS管组成的电荷泵单级将泵输出电压Vpump抬高到至少为HVIN+VTHN的电压。该泵输出电压Vpump被输出到图1和图2中的节点B。电路的工作原理如下。VDDl为强电源，具有大电流输出能力，HVIN为弱电源，电流输出能力较弱。HVIN为高电压，VDDl为较低电压，逻辑控制电路D产生使能控制信号EN。 当EN为高电平时，电荷泵的输出端B无电流输出，m和N3两管不导通，N4和N5两管开启， A点下拉为近于0的电平，Pl管导通，将VDDl的电压传输到输出端V0UT。当EN为逻辑低电平时，N4和N5两管不导通，电荷泵的输出端B输出一个高于HVIN电压值的电压(大于等于HVIN+VTHN)，Nl和N3两管进入强导通工作状态，将HVIN的电压无损耗的传输到输出端VOUT。A点经电阻器R与E点相连，A电位与E点相同为VDD1，Pl管不导通。若EN开始 时为逻辑低电平，输出VOUT初始为HVIN的电平值。当EN由逻辑低电平向高电平切换时，由于A点电位只需由VDDl降至VDD1-VTHP即可使Pl管(开启电压为 VTHP)开启，而B点电位需从HVIN+VTHN降至VDD1+VTHN才能使附和N3管(开启电压都为 VTHN)关闭，因此在附和N3管关闭之前，Pl管已经开启。所以在短暂的时间内，VOUT同时与HVIN和VDDl相连。由于输出电压由HVIN到VDDl变化时，VDDl是强电源，电流输出能力比HVIN强，故VDDl与输出端相连以后输出电压就稳定在VDD1，因此在这段时间内电压抖动很小。以EN从逻辑低电平转换至高电平过程为例，图3通过时间和电压的坐标图说明在此过程中端点A和输出VOUT的变化过程。在tl时刻之前，EN是逻辑低电平，A和Vout都是高电平HVIN的电平值。当在tl时刻EN由逻辑低电平向高电平切换时，A点电位由VDDl 开始下降。A点电位在t2时刻降至VDD1-VTHP，可使Pl管开启。并且根据上文所述，附和 N3管逐渐关闭，因此VOUT电压值逐渐从HVIN降至VDDl。若EN开始时为逻辑高电平，即输出VOUT初始为VDDl的电平值；当EN由逻辑高电平向低电平切换时，由于A点电位需由O升至VDD1-VTHP才能使Pl管关断，而B点电位只需从O升至VDD1+VTHN即可使附和N3管开启，因此在Pl管关断之前，Nl和N3管已经开启。所以在短暂的时间内，VOUT同时与HVIN和VDDl相连。由于输出VOUT由VDDl到HVIN 变化时，VOUT给负载(如图二所示)提供的输出电流会很小，因此在这段时间内输出电压 VOUT的抖动也很小。以EN从逻辑高电平转换至低电平为例，图4表示端点B和输出VOUT随时间的变化过程。在t4时刻之前EN是逻辑高电平，B点电压为0，Vout是VDDl。当EN在时刻t4由逻辑高电平向低电平切换时，B点电位由O开始上升。B点电位在t5时刻升至VDD1+VTHN， 可使N1、N3管开启，从而Vout开始上升，其间N4、N5管逐渐关闭致使Pl管关闭。B点在t6 时刻升至HVIN+VTHN，可使HVIN无损传至Vout。t6时刻后Vout稳定在HVIN。综上所述，该电路可以快速平稳的完成较高电压与较低电压两路之间的切换。对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此夕卜，显然“包括” 一词不排除其他模块或步骤，单数不排除复数。
权利要求
1.一种模拟开关电路，包括第一开关支路，包含第一类型的第一开关管，其中第一开关管的输入为所述模拟开关电路的第一输入，第一开关管的输出为所述模拟开关电路的输出，该输出上连接有输出电容器；第二开关支路，包含第二类型的第二开关管和第三开关管，其中第二开关管的输入为所述模拟开关电路的第二输入，第二开关管的输出连接到第三开关管的输入，第三开关管的输出为所述模拟开关电路的输出；第一开关支路控制电路，包含串联连接的电阻器，第一 NMOS和第二 NM0S，其中电阻器的一端连接到第一开关管的输入，电阻器的另一端连接到第一 NMOS的漏极，第一 NMOS的源极连接到第二 NMOS的漏极，第二 NMOS的源极接地，并且电阻器和第一 NMOS的漏极的连接节点连接第一开关管的控制端，第一 NMOS的栅极连接所述模拟开关电路的控制端，第二 NMOS的栅极接固定电平；第二开关支路控制电路，包含串联连接的电荷泵，第三NMOS和第四NM0S，其中电荷泵的使能输入连接到所述模拟开关电路的控制端，电荷泵的输出连接到第三NMOS的漏极，第三NMOS的源极连接到第四NMOS的漏极，第四NMOS的源极接地，并且电荷泵的输出和第三 NMOS的漏极的连接节点连接第二开关管和第三开关管的控制端，第三NMOS的栅极连接所述模拟开关电路的控制端，第四NMOS的栅极接固定电平；电压设置支路，包含二极管特性元件，其正极连接到所述模拟开关电路的第一输入，其负极连接到第二开关管和第三开关管的连接节点。
2.根据权利要求1所述的电路，其中所述第一类型的第一开关管是PMOS或者PNP型三极管，所述第二类型的第二开关管和第三开关管是NMOS或者NPN型三极管。
3.根据权利要求1所述的电路，其中所述二极管特性元件为栅极与漏极连接的NMOS 管，二极管，或者基极与集电极连接的NPN三极管。
4.根据权利要求1所述的电路，其中所述电荷泵为两相位多级电荷泵。
5.根据权利要求1所述的电路，其中所述电荷泵的输出电压至少为所述模拟开关电路的第二输入的电平与第二开关管和第三开关管的开启电压之和。
6.根据权利要求1所述的电路，其中所述模拟开关电路的第一输入为具有大电流输出能力的强电源，所述模拟开关电路的第二输入的电平高于所述模拟开关电路的第一输入， 而电流输出能力弱于所述模拟开关电路的第一输入。
全文摘要
本发明的实施例提供了一种快速平稳的模拟开关电路。相比于现有技术单刀双掷模拟开关电路，本发明中的电路结构的输出电压抖动小，并且电平压切换速度很快。
文档编号H03K17/16GK102437841SQ201110391920
公开日2012年5月2日 申请日期2011年11月30日 优先权日2011年11月30日
发明者杨诗洋, 陈岚, 陈巍巍, 龙爽, 龚晨 申请人:中国科学院微电子研究所