专利名称：集成电路与其控制方法
技术领域：
本发明关于一防止漏电的集成电路与其相关控制方法，尤指依据一电路接脚上的一电阻的耦接方式来设定该电路接脚的一电压电平以防止漏电的一集成电路与其相关控制方法。
背景技术：
当一集成电路被制作完成并安置于一电路基板时，该集成电路的多个输出接脚(pin)会耦接至另一集成电路的多个输入接脚。然而，当该电路基板上的一电路系统在开机时，该集成电路的该多个输出接脚也可用以接收一组预定的位值，以用来初始化该集成电路。在实作上，该集成电路的该多个输出接脚可分别与多个电阻并接。举例来说，若一输出接脚在开机时所预定要提供给该集成电路的位值为I的话，则其电阻就耦接于该输出接脚与一供应电压之间；反之，若一输出接脚在开机时所预定要提供给该集成电路的位值为O的话，则其电阻就耦接于该输出接脚与一接地电压之间。如此一来，当电路系统在开机时，该集成电路的该多个输出接脚就可以接收到一组预定的位值，并初始化该集成电路。接着，当该电路系统在开机完毕后，该集成电路的该多个输出接脚就会恢复为原来的功能，也即输出该集成电路所产生的信号。然而，在该电路系统处于开机后的一正常操作状态时，上述的多个电阻仍分别耦接于该多个输出接脚上。因此，当该电路系统处于该正常操作状态时，若一输出接脚的一输出电压电平与该输出接脚在开机时的该预定位值的预设电压电平相反时，则其电阻就会发生电流流通的情形。更进一步来说，若一输出接脚处于开机后的闲置(idle)状态,且此时若其输出电压电平处于一高电压电平,而该输出接脚在开机时的该预定位值为O (也即一电阻耦接于该输出接脚与该接地电压之间)，则该电阻就会于该高电压电平与该接地电压之间诱发出一漏电流，进而使得该电路系统在该输出接脚处于闲置状态时产生不必要的耗电。
发明内容
因此，本发明的一实施例的目的在于提供依据一电路接脚上的一电阻的耦接方式来设定该电路接脚的一电压电平以防止漏电的一集成电路与其相关控制方法。依据本发明的一第一实施例，其提供一种集成电路，该集成电路包含一电路接脚、一检测电路、一存储电路以及一控制电路。该检测电路耦接于该电路接脚，用来在该集成电路处于一第一操作状态时检测该电路接脚的一信号电平值。该存储电路耦接于该检测电路，用来存储该信号电平值。该控制电路耦接于该存储电路，用来在该集成电路的一处理电路处于一第二操作状态时依据该信号电平值来设定该电路接脚的一电压电平。依据本发明的一第二实施例，其提供一种控制一集成电路的方法，该方法包含:在该集成电路处于一第一操作状态时检测该集成电路的一电路接脚的一信号电平值；存储该信号电平值；以及在该集成电路的一处理电路处于一第二操作状态时依据该信号电平值来设定该电路接脚的一电压电平。
图1为本发明的一种电路系统的一实施例示意图。图2为本发明的图1的一集成电路的部分实施例示意图。图3为本发明的一待输出信号的一实施例时序图。图4为本发明的一种控制一集成电路的方法的一实施例流程图。主要组件符号说明 100电路系统 102电路基板104集成电路 106初始值设定电路1042第一电路接脚1044第二电路接脚1046检测电路 1048存储电路1050控制电路 1050a多任务器1052处理电路 1054判断电路1062第一电阻 1064第二电阻
具体实施例方式请参考图1。图1为依据本发明一种电路系统100的一实施例示意图。电路系统100设置在一电路基板102上，电路系统100包含一集成电路104与一初始值设定电路106。集成电路104包含至少一电路接脚(pin)，例如本实施例的第一电路接脚1042与第二电路接脚1044，一检测电路1046、一存储电路1048、一控制电路1050、一处理电路1052以及一判断电路1054。初始值设定电路106包含一第一电阻1062与一第二电阻1064。电路接脚1042、1044是用来在电路系统100处于一正常操作模式时将从处理电路1052所产生的信号输出至下一级的电路。本实施例的电路系统100在启动或开机时，集成电路104从第一电路接脚1042与第二电路接脚1044分别接收到的预设的一第一信号电平值Dl与一第二信号电平值D2分别对应一高电平电压和一低电平电压，其可以用来初始化集成电路104。因此，第一电阻1062稱接于第一电路接脚1042与一电源电压Vdd之间，第二电阻1064稱接于第二电路接脚1044与一接地电压Vgnd之间。检测电路1046耦接于第一电路接脚1042与第二电路接脚1044，用来在集成电路104处于一第一操作状态时(也即当集成电路104启动时)检测第一电路接脚1042与第二电路接脚1044各自的第一信号电平值Dl与第二信号电平值D2。存储电路1048耦接于检测电路1046，用来存储第一信号电平值Dl与第二信号电平值D2。控制电路1050耦接于存储电路1048，用来在集成电路104的处理电路1052处于一第二操作状态时(也即当集成电路104的处理电路1052闲置时)依据第一信号电平值Dl与第二信号电平值D2来分别设定第一电路接脚1042与第二电路接脚1044的一第一电压电平Vl与一第二电压电平V2。判断电路1054用来判断集成电路104的处理电路1052是否进入该第二操作状态并产生一判断信号Sd，其中，当处理电路1052进入该第二操作状态时，控制电路1050会依据判断信号Sd来将第一电路接脚1042与第二电路接脚1044的第一电压电平Vl与一第二电压电平V2分别设定为对应第一信号电平值Dl与第二信号电平值D2的数值。在本实施例中，第一信号电平值Dl对应电源电压Vdd的电平值，第二信号电平值D2对应接地电压Vgnd的电平值，但本发明并不以此为限。此外，处理电路1052用来在集成电路104处于一第三操作状态(也即该正常操作模式)时产生一待输出信号Spo。此外，请参考图2，图2为本发明图1的集成电路104的部分实施例示意图。请注意，图2所示的控制电路1050主要针对第一电路接脚1042的控制作说明，故图2中并未示出第二电路接脚1044。控制电路1050包含一多任务器1050a，其具有一控制端NI耦接于判断电路1054，一第一输入端N2耦接于存储电路1048，一第二输入端N3耦接于处理电路1052，以及一输出端N4耦接于一电路接脚(例如第一电路接脚1042)，用来依据判断信号Sd来选择性地将输出端N4稱接于第一输入端N2或该第二输入端N3。请一并参考图1与图2。以第一电路接脚1042为例，由于第一电阻1062耦接于第一电路接脚1042与电源电压Vdd之间，因此当电路系统100在启动或开机时，电源电压Vdd会经由第一电阻1062而呈现在第一电路接脚1042上，故第一信号电平值Dl就是对应一高电压电平的电平值(例如I)。此时，检测电路1046就会检测出第一信号电平值D1，并将第一信号电平值DI存储在存储电路1048内。当电路系统100启动或开机完毕后，集成电路104就会进入该正常操作模式。当集成电路104处于该正常操作模式时，处理电路1052就会产生待输出信号Spo至第一电路接脚1042以传送至下一级电路。然而，处理电路1052并不是持续地产生待输出信号Spo，在某些时段，处理电路1052会处于该闲置的状态，也即此时处理电路1052暂时不产生待输出信号Spo至下一级电路。请参考图3。图3示出了本发明待输出信号Spo的一实施例时序图。在本实施例中，处理电路1052会在时间点tl之前以及时间点t2之后产生待输出信号Spo，而在时间点tl与时间点t2之间处于该闲置的状态。请注意，本实施例的待输出信号Spo示例为一切换式(Toggle)的信号。当集成电路104处于该正常操作模式时(也即在时间点tl之前以及时间点t2之后)，判断电路1054就会产生判断信号Sd以控制多任务器1050a将其第二输入端N3耦接输出端N4，以将处理电路1052所产生的待输出信号Spo传送至第一电路接脚1042。然而，当处理电路1052暂时不产生待输出信号Spo，第一电路接脚1042上的电压就必需被设定于第一电压电平VI，以防止由第一电阻1062所诱发出来的漏电流。因此，当本实施例的判断电路1054判断出集成电路104的处理电路1052准备或已经从该正常操作状态进入该闲置的状态时，判断电路1054就会产生判断信号Sd至多任务器1050a。此时，判断信号Sd就会控制多任务器1050a以将第一输入端N2耦接于输出端N4，以将输出端N4的电压电平设定为存储电路1048在电路系统100启动时经由检测电路1046所记录的第一信号电平值D1。因此，当集成电路104的处理电路1052处于该闲置的状态时，第一电路接脚1042上的第一电压电平Vl就会被设定为对应第一信号电平值Dl的电压电平。在本实施例中，对应第一信号电平值Dl的电压为电源电压Vdd,而第一电阻1062稱接于第一电路接脚1042与电源电压Vdd之间，因此当集成电路104的处理电路1052处于该闲置的状态时，第一电阻1062上的跨压就会大致上等于零。如此一来，耦接于第一电路接脚1042上的第一电阻1062在该闲置的状态时(也即在时间点tl与时间点t2之间)就不会诱发出漏电流。在本发明的另一实施例中，存储电路1048可为一缓存器，集成电路104还可包含一时钟电路(未示出)，其用以供应一时钟信号至存储电路1048或处理电路1052以控制存储电路1048或处理电路1052的操作。当处理电路1052处于该闲置的状态时，且在第一电路接脚1042上的第一电压电平Vl被设定为对应第一信号电平值Dl电压电平后，本发明还可以将该时钟电路进入一省电(power down)状态，以在节省第一电阻1062的耗电下，进一步减少集成电路104的耗电。请注意，尽管上述实施例针对第一电路接脚1042来加以描述，然而此领域具有通常知识者应可了解当集成电路104处于该正常操作模式与该闲置状态时关于第二电路接脚1044的对应技术特征。简言之，当集成电路104处于该正常操作模式时，判断电路1054所产生的判断信号Sd就会控制控制电路1050以将处理电路1052所产生的待输出信号Spo传送至第二电路接脚1044 ;当集成电路104的处理电路1052处于该闲置状态时，判断电路1054所产生的判断信号Sd就会控制控制电路1050以将第二电路接脚1044上的第二电压电平V2设定为对应第二信号电平值D2的电压电平，也即接地电压Vgnd，以使得第二电阻1064上的跨压就会大致上等于零。如此一来，耦接于第二电路接脚1044上的第二电阻1064在该闲置的状态时就不会诱发出漏电流。因此，本发明实施例集成电路104的操作方法可以简化为图4所示的步骤。图4示出了依据本发明一种控制一集成电路的方法400的一实施例流程图。倘若大体上可以达到相同的结果，并不需要一定参照图4所示的流程中的步骤顺序来进行，且图4所示的步骤不一定要连续进行，也即其它步骤也可插入其中。此外，为了简化起见，方法400搭配图1的集成电路104来加以描述，但本发明并不以此为限。方法400包含有下例步骤:步骤402:在集成电路104启动时检测集成电路104的第一电路接脚1042与第二电路接脚1044的第一信号电平值Dl与第二信号电平值D2 ；步骤404:存储第一信号电平值Dl与第二信号电平值D2 ；步骤406:在集成电路104处于该正常操作状态时产生待输出信号Spo ；步骤408:判断集成电路104的处理电路1052是否从该正常操作状态进入该闲置状态；步骤410:在集成电路104的处理电路1052进入该闲置状态时依据第一信号电平值Dl与第二信号电平值D2设定第一电路接脚1042与第二电路接脚1044各自的第一电压电平Vl与第二电压电平V2。依据上述步骤402-410，第一信号电平值Dl与第二信号电平值D2会先被存储起来。当集成电路104处于该正常操作状态时，第一电路接脚1042与第二电路接脚1044用来输出待输出信号Spo至下一级电路。然而，当集成电路104的处理电路1052准备或已经从该正常操作状态进入该闲置状态时，第一信号电平值Dl与第二信号电平值D2就会被利用来设定第一电路接脚1042与第二电路接脚1044各自的第一电压电平Vl与第二电压电平V2，以使得第一电阻1062与第二电阻1064上的跨压大致上等于零。如此一来，分别耦接于第一电路接脚1042与第二电路接脚1044上的第一电阻1062与第二电阻1064在该闲置的状态时就不会诱发出漏电流。综上所述，本发明的实施例在一集成电路启动时，可将接脚处所接收到电平值存储起来，并在接脚对应的处理电路处于该闲置状态时，依据所存储的电平值来设定接脚的电压电平，以使得耦接于接脚上的电阻的跨压大致上等于零。如此一来，当处理电路处于该闲置状态时，耦接于接脚上的电阻就不会诱发出漏电流，进而节省该集成电路的耗电。以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种集成电路，包含: 一电路接脚(pin)； 一检测电路，耦接于所述电路接脚，用来在所述集成电路处于一第一操作状态时检测所述电路接脚的一信号电平值； 一存储电路，耦接于所述检测电路，用来存储所述信号电平值；以及 一控制电路，耦接于所述存储电路，用来在所述集成电路的一处理电路处于一第二操作状态时依据所述信号电平值来设定所述电路接脚的一电压电平。
2.根据权利要求1所述的集成电路，其中，当所述集成电路启动时会处于所述第一操作模式，以及当所述处理电路闲置时会处于所述第二操作模式。
3.根据权利要求2所述的集成电路，其中，所述信号电平值为一电源电压电平值或一接地电压电平值。
4.根据权利要求1所述的集成电路,还包含: 一判断电路，用来判断所述处理电路是否进入所述第二操作状态并产生一判断信号； 其中，所述控制电路依据所述判断信号以及所述信号电平值来设定所述电路接脚的所述电压电平。
5.根据权利要求4所述的集成电路，其中: 所述处理电路用来在所述集成电路处于一第三操作状态时产生一待输出信号；以及 所述控制电路包含: 一多任务器，具有一控制端耦接于所述判断电路，一第一输入端耦接于所述存储电路，一第二输入端耦接于所述处理电路，以及一输出端耦接于所述电路接脚，用来依据所述判断信号来选择性地将所述输出端耦接于所述第一输入端或所述第二输入端。
6.根据权利要求4所述的集成电路，还包含: 一时钟电路，用以提供一时钟信号来控制所述存储电路或所述处理电路； 其中，当所述控制电路依据所述判断信号以及所述信号电平值来设定所述电路接脚的所述电压电平后，所述时钟电路进入一省电(power down)状态。
7.一种控制一集成电路的方法，包含: 在所述集成电路处于一第一操作状态时检测所述集成电路的一电路接脚的一信号电平值； 存储所述信号电平值；以及 在所述集成电路的一处理电路处于一第二操作状态时依据所述信号电平值来设定所述电路接脚的一电压电平。
8.根据权利要求7所述的方法，其中，当所述集成电路启动时会处于所述第一操作模式，以及当所述处理电路闲置时会处于所述第二操作模式。
9.根据权利要求8所述的方法，其中，所述信号电平值为一电源电压电平值或一接地电压电平值。
10.根据权利要求7所述的方法，还包含: 判断所述处理电路是否进入所述第二操作状态并产生一判断信号。
11.根据权利要求10所述的方法，还包含: 依据所述判断信号以及所述信号电平值来设定所述电路接脚的所述电压电平。
12.根据权利要求10所述的方法，还包含: 在所述处理电路处于一第三操作状态时产生一待输出信号。
13.根据权利要求12所述的方法，还包含: 依据所述判断信号来选择性地输出所述待输出信号至所述电路接脚或将所述电路接脚的所述电压电平设定为对应所述信号电平值的数值。
14.根据权利要求11所述的方法，还包含: 使所述集成电路的一时钟电路进入一省电状态。
全文摘要
本发明公开了集成电路与其控制方法，该集成电路包含一电路接脚；一检测电路耦接于该电路接脚，用于在该集成电路处于一第一操作状态时检测该电路接脚的一信号电平值；一存储电路耦接于该检测电路，用来存储该信号电平值；以及一控制电路耦接于该存储电路，用来在该集成电路的一处理电路处于一第二操作状态时依据该信号电平值来设定该电路接脚的一电压电平。
文档编号H03K19/0175GK103095278SQ20111039190
公开日2013年5月8日 申请日期2011年11月30日 优先权日2010年12月2日
发明者林俊昌 申请人:瑞昱半导体股份有限公司