一种输入缓冲电路和方法、以及集成电路的制作方法
【技术领域】
[0001]本发明涉及信号检测技术，尤其涉及一种输入缓冲电路和方法、以及集成电路。
【背景技术】
[0002]目前的终端设备大多都具备与外部设备连接的接口，方便外部设备的接入和使用。外部设备在插入终端设备的接口后，终端设备需要在接口处检测并识别所插入的外围设备，由于终端设备的接口可能支持多种外部设备，终端设备可以通过外部设备在插入接口后产生的不同信号识别所插入的外部设备。
[0003]一般情况下，终端设备的接口需要使用输入缓冲电路来准确识别外部设备在插入接口后产生的信号，但如果较低电压的信号就能触发输入缓冲电路，往往在有干扰信号的情况下，输入缓冲电路便会被误触发。
【发明内容】
[0004]为了解决现有技术存在的问题，本发明期望提供一种输入缓冲电路和方法、以及集成电路。
[0005]本发明实施例的技术方案是这样实现的:
[0006]本发明实施例提供了一种输入缓冲电路，该电路包括:电位抬升装置、输入级、输出级；其中，
[0007]电位抬升装置，配置为将输入级的第一参考地的电位提高为第二参考地的电位，并提闻输入级的触发电压；
[0008]输入级，配置为接收达到所述触发电压的触发信号后触发，并输出第一缓冲信号给输出级；
[0009]输出级，配置为接收输入级输出的第一缓冲信号，对第一缓冲信号的第二参考地的电位进行变换，变换回第一参考地的电位，输出第二缓冲信号。
[0010]本发明实施例还提供一种输入缓冲方法，该方法包括:
[0011 ] 通过电位抬升装置将输入级的第一参考地的电位提高为第二参考地的电位，并提高输入级的触发电压；在输入级被触发并输出第一缓冲信号后，输出级将第一缓冲信号的第二参考地的电位变换回第一参考地的电位，输出第二缓冲信号。
[0012]本发明实施例还提供一种集成电路，包括输入缓冲电路，所述输入缓冲电路包括:电位抬升装置、输入级、输出级；其中，
[0013]电位抬升装置，配置为将输入级的第一参考地的电位提高为第二参考地的电位，并提闻输入级的触发电压；
[0014]输入级，配置为接收达到所述触发电压的触发信号后触发，并输出第一缓冲信号给输出级；
[0015]输出级，配置为接收输入级输出的第一缓冲信号，对第一缓冲信号的第二参考地的电位进行变换，变换回第一参考地的电位，输出第二缓冲信号。
[0016]本发明实施例所提供的输入缓冲电路和方法、以及集成电路，该输入缓冲电路通过电位抬升装置将输入级的第一参考地的电位提高为第二参考地的电位，并提高输入级的触发电压，在输入级被触发并输出第一缓冲信号后，输出级将第一缓冲信号的第二参考地的电位变换回第一参考地的电位，输出第二缓冲信号；如此，能够提高输入缓冲电路的触发电压，避免输入缓冲电路因干扰信号而被误触发，提高外部设备接入检测的准确性。
【附图说明】
[0017]图1为本发明实施例提供的输入缓冲电路的结构示意图；
[0018]图2为本发明实施例提供的输入缓冲电路的元件连接示意图；
[0019]图3为现有技术中的输入缓冲电路的触发仿真图；
[0020]图4为本发明实施例提供的输入缓冲电路的触发仿真图；
[0021]图5为本发明实施例提供的输出与输入极性相反的缓冲信号的输入缓冲电路的元件连接示意图；
[0022]图6为本发明实施例提供的外部插头插入具有输入缓冲电路的接口的示意图；
[0023]图7为本发明实施例提供的输入缓冲方法的流程示意图。
【具体实施方式】
[0024]本发明的基本思想是:通过电位抬升装置将输入级的第一参考地的电位提高为第二参考地的电位，并提高输入级的触发电压，在输入级被触发并输出第一缓冲信号后，输出级将第一缓冲信号的第二参考地的电位变换回第一参考地的电位，输出第二缓冲信号。
[0025]下面通过附图及具体实施例对本发明做进一步的详细说明。
[0026]本发明实施例实现一种输入缓冲电路，如图1所示，该电路包括:电位抬升装置11、输入级12、输出级13 ;其中，
[0027]电位抬升装置11将输入级12的第一参考地的电位提高为第二参考地的电位，并提高输入级12的触发电压，输入级12接收达到所述触发电压的触发信号后触发，并输出第一缓冲信号给输出级13 ；
[0028]输出级13接收输入级12输出的第一缓冲信号，对第一缓冲信号的第二参考地的电位进行变换，变换回第一参考地的电位，输出第二缓冲信号。
[0029]所述电位抬升装置11 一般是具有恒定电压降的晶体管，如N型金属氧化物半导体(NMOS)、二极管等，串联在输入级12与第一参考地之间，可以将第一参考地的电位提高所述电压降成为第二参考地的电位。
[0030]下面以一个具体的例子来说明本发明实施例的输入缓冲电路的结构，如图2所示:
[0031 ] 电位抬升装置11为第一 NMOS NI，所述第一 NMOS NI的源极连接第一参考地gnd，栅极和漏极互相连接，作为第二参考地Pwrn与输入级12的接地端连接；
[0032]所述输入级12包括:第一 P型金属氧化物半导体(PMOS)Pl至第八PMOS P8、第二NMOS N2至第九NMOS N9、第一电阻Rl和第二电阻R2 ;其中，第一电阻Rl —端连接供电电压VDD，另一端连接第一 PMOS Pl的源极；第一 PMOS Pl的栅极、第二 PMOS P2的栅极、第二NMOS N2的栅极、第四NMOS N4的栅极连接在一起，用于作为接收端VIN接收触发信号，所述第一 PMOS Pl的漏极与第二 PMOS P2的源极、第三PMOS P3的源极连接，第二 PMOS P2的漏极与第三PMOS P3的漏极、第二 NMOS N2的漏极、第三NMOS N3的漏极、第四PMOS P4的栅极、第五PMOS P5的栅极、第五NMOS N5的栅极、第七NMOS N7的栅极连接，第二 NMOS N2的源极与第四NMOS N4的漏极、第三NOMS N3的源极连接，第四NMOS N4的源极连接第二参考地pwrn，第三PMOS P3的栅极与第三NMOS N3的栅极、第五PMOS P5的漏极、第五NMOS N5的漏极、第六PMOS P6的漏极、第六NOMS N6的漏极、第七PMOS P7的栅极、第八PMOS P8的栅极、第八NMOS NS的栅极、第九NMOS N9的栅极、以及输出级13连接，第二电阻R2—端连接供电电压VDD，另一端连接第四PMOS P4的源极；第四PMOS P4的漏极与第五PMOS P5的源极、第六PMOS P6的源极连接，第五NMOS N5的源极与第七NMOS N7的漏极、第六NMOS N6的源极连接，第七NMOS N7的源极连接第二参考地pwrn，第六PMOS P6的栅极与第六NMOSN6的栅极、第八PMOS P8的漏极、第八NMOS N8的漏极、以及输出级13连接，第七PMOS P7的源极连接供电电压VDD，第七PMOS P7的漏极连接第八PMOS P8的源极，第八NMOS N8的源极连接第九NMOS N9的漏极，第九NMOS N9的源极连接第二参考地pwrn ；
[0033]所述输出级13包括:第九PMOS P9至第十PMOS P10、第十NMOS NlO至第^^一NMOSN11，其中，第九PMOS P9的栅极与输入级12的第七PMOS P7的栅极、第八PMOS P8的栅极、第八NMOS N8的栅极、第九匪OS N9的栅极连接，第九PMOS P9的源极连接供电电压VDD，第九PMOS P9的漏极连接第十NMOS NlO的漏极和第i^一 NMOS Nll的栅极，第十PMOS PlO的栅极与输入级12的第八PMOS P8的漏极、第八NMOS N8的漏极连接，第十PMOS PlO的源极连接供电电压VDD，第十PMOS PlO的漏极与第十NMOS NlO的栅极、第i^一NMOS Nll的漏极连接并作为输出端V0UT，第十NMOS NlO的源极连接第一参考地gnd，第i^一 NMOS Nll的源极连接第一参考地gnd。
[0034]图2所示的输入缓冲电路中，第二参考地pwrn的电位为第一参考地gnd的电位与第一 NMOS NI的栅极-源极电压Vgs之和，相应的，原先的触发信号的电压需要提高所述第一NMOS NI的栅极-源极电压Vgs之后才能触发所述输入缓冲电路，例如:现有技术中输入缓冲电路的触发信号的电压为1.0V，如图3所示，图中实线为模拟的干扰信号的电压，虚线为现有技术中的输入缓冲电路的输出端电压，现有技术中的输入缓冲电路在干扰信号的电压达到1.0V时，输出端的输出由低电平变为高电平，即被触发，输出高电平的缓冲信号；而本发明实施例中的输入缓冲电路，如图4所示，图中实线为模拟