一种并行折叠计数器状态向量的选择生成方法及其硬件电路的制作方法
【技术领域】
[0001] 本发明涉及一种基于硬件的高效测试向量生成技术，属于集成电路测试与计算机 应用技术领域。
【背景技术】
[0002] 随着设计和工艺技术的发展，集成电路的规模和复杂度越来越高，测试数据量膨 胀导致测试应用时间和测试成本大幅上升。内建自测试技术（BIST)通过在芯片内部集成 测试向量生成、应用和测试响应分析电路，可以有效降低测试对自动测试设备的依赖，降低 测试成本。同时，BIST支持全速测试，且有利于保护集成电路测试方法和技术的知识产权。
[0003] 嵌入式硬件测试向量生成是集成电路BIST的关键技术。伪随机测试向量生成作 为一种低成本技术，利用线性反馈移位寄存器（LFSR)的状态变换生成随机状态向量，用于 测试电路中大量的易测故障。针对电路难测故障，也称为硬故障，提出基于LFSR的重播种 技术。通过故障模拟获得确定性测试向量，利用LFSR编码技术对确定性测试向量进行长度 方向（横向）压缩，得到对应的种子向量集。再通过折叠计数器（Folding Counters),对种 子向量集进行数量方向（纵向）压缩。另一方面，针对传统LFSR和折叠计数器测试向量串 行生成的缺点，提出并行LFSR和并行折叠计数器的测试向量生成技术。
[0004] 现有的并行折叠计数器技术的最大缺点是，对给定的折叠种子向量，只能顺序地 生成其对应的状态向量。例如，对于长度大于或等于4的折叠种子向量，要生成折叠距离3 对应的状态向量，必须先顺序地生成折叠距离分别为〇、1和2对应的状态向量，从而导致用 于电路的BIST会产生大量的冗余数据，造成电路测试时间和测试功耗增加。
【发明内容】
[0005] 本发明为了克服现有并行折叠计数器状态向量只能顺序生成的不足之处，提出一 种并行折叠计数器状态向量的选择生成方法及其硬件电路开销结构设计简单的硬件电路， 以期能对给定的折叠种子向量和折叠距离值，直接生成该折叠距离值所对应的状态向量， 从而显著提高确定性BIST测试向量的生成效率，避免冗余状态向量生成，降低电路测试时 间和测试功耗。
[0006] 本发明为解决技术问题采用如下技术方案：
[0007] 本发明一种并行折叠计数器状态向量的选择生成方法，包括：n位的二进制数的 折叠种子向量和与所述折叠种子向量对应的η个状态向量；记所述η位的二进制数的折叠 种子向量为S = [S1S2. . . Sj. . . Sn] ;Sj表示所述折叠种子向量S中第j个二进制位；s i表示 第1个二进制位，即最高二进制位；Sn表示第η个二进制位，即最低二进制位；I < j < η ; 记与所述折叠种子向量s对应的η个状态向量为X = (X1, χ2,. . .，Xi,. . .，χη} ^1表示与所 述折叠种子向量s对应的第i个状态向量；K i < η ;记与所述η个状态向量X中的每个 状态向量依次对应的折叠距离值为{〇, 1，. . .，i_l，. . .，n-1} ;i-l表示与第i个状态向量Xi 对应的折叠距离值；其特点是，
[0008] 所述选择生成方法是按如下步骤进行目标状态向量的选择生成：
[0009] 步骤1、假设目标状态向量为第i个状态向量xi;
[0010] 步骤2、定义初始翻转控制向量为Vtl= [V J2. .. Vi. .. vn] Wi表示所述初始翻转控 制向量v〇中第i个二进制位；V i表示第1个二进制位，即最高二进制位；Vn表示第η个二进 制位，即最低二进制位；η表示所述初始翻转控制向量V ci的长度，当i为奇数时，V i= 1 ;当 i为偶数时，Vi= 〇 ;
[0011] 步骤3、用所述折叠距离值i-Ι的二进制数中最低二进制位分别替换所述初始翻 转控制向量％中从第i个二进制位V i到第η个二进制位V n的所有η-i+l位二进制位；从 而获得翻转控制向量Vc/ =Iiv1V2...?/ ...Vn' ];ν/表示替换后的第i个二进制位；
[0012] 步骤4、将所述翻转控制向量VtZ与所述折叠种子向量s按位依次进行异或运算， 从而获得所述第i个状态向量X i，即所述目标状态向量。
[0013] 本发明一种基于并行折叠计数器状态向量选择生成方法的硬件电路的特点是包 括：η位用于寄存二进制数的折叠种子向量的种子寄存器、「bg 2?_l位用于寄存折叠距离值 的距离寄存器、η位用于寄存初始翻转控制向量的参考寄存器、η个二选一多路器、η个异或 门以及位替换控制电路；
[0014] 记所述距离寄存器的「l〇g2?]位从高位到低位依次为iU,,外。以-2，···，A);
[0015] 记所述种子寄存器的η位从高位到低位依次为S1, S2, ...，Sn;
[0016] 记所述参考寄存器的η位从高位到低位依次为V1, V2, ...，Vn;
[0017] 记η个所述二选一多路器的使能端从高位到低位依次为E1, E2, ...，En;
[0018] 记η个所述二选一多路器的一路输入端从高位到低位依次为A1, A2, ...，An;
[0019] 记η个所述二选一多路器的另一路输入端从高位到低位依次为B1, B2, ...，Bn;
[0020] 记η个所述二选一多路器的输出端从高位到低位依次为F1, F2, ...，Fn;
[0021] 记所述位替换控制电路的输入端从高位到低位依次为
[0022] 记所述位替换控制电路的输出端从高位到低位依次为O1, 02, ...，0n;
[0023] 所述距离寄存器的「1〇§2?·|位从高位到低位D卜卜g2" V2，…，A与所述位替换 控制电路的「l〇g2 个输入端从高位到低位1，7I i〇g2? 1-2，…，依次相连；
[0024] 所述位替换控制电路的η个输出端从高位到低位O1, 02, ...，On与所述η个二选一 多路器的使能端从高位到低位E1, E2, ...，En依次相连；
[0025] 所述η个二选一多路器的一路输入端从高位到低位A1, A2,...，八"与所述参考寄存 器的η位从高位到低位V1, V2, ...，Vn依次相连；
[0026] 所述η个二选一多路器的另一路输入端从高位到低位B1, B2, ...，Bn与所述距离寄 存器的Dtl位分别相连；
[0027] 所述二选一多路器的输出端从高位到低位F1, F2, ...，Fn与所述种子寄存器的η位 从高位到低位S1, S2, ...，5"通过所述η个异或门进行异或运算，从而获得目标状态向量。
[0028] 本发明所述的基于并行折叠计数器状态向量选择生成方法的硬件电