专利名称：：电荷域滤波器及其方法
技术领域：
：本发明是关于一种滤波器，且特别是关于一种电荷域滤波器(charge-domainfilter,CDF)。
背景技术：
：电荷域滤波器使用开关电容网络(switched-capacitornetwork)的滤波技术。开关电容网络为离散时间信号处理(discretetimesignalprocessing)中常见的一种电路，其中包括多个开关与多个电容。凭借导通、不导通这些开关，电荷域滤波器可控制这些电容储存电荷的状况，以对输入信号进行滤波处理。相较于电容电阻式模拟滤波电路，开关电容网络的滤波效果主要由其中各电容之间的尺寸比例来决定。纵使因更改制程而改变了各电容的面积，由于各电容之间的尺寸比例关系理想上不会随着制程的更动而改变，所以开关电容网络的滤波效果依然不变。因此，开关电容网络相当适合制作于晶片中。然而，因为电荷域滤波器会进行电荷取样，制程变异(processvariation)将导致增益变异(gainvariation)与直流偏移(DCoffset)。若直流偏移很严重,接收器(receiver)中模拟数字转换器(AnalogtoDigitalConverter,ADC)的可变增益放大器(variablegainamplifier,VGA)很难维持不变的增益(constantgain)。另一方面，电荷域滤波器的取样脉冲(samplingpulse)相关于输入取样率(inputsamplingrate)。此意味着脉冲宽度与输入取样率成反比(inverselyproportional)。因此,基于电荷域滤波器相同的FIR系数(coefficient),窄频(narrowband)电荷域滤波器将导致正增益变异(positivegainvariation),而宽频(wideband)电荷域滤波器将导致增益损失(gainloss)。
发明内容为解决上述问题，本发明提出一种电荷域滤波器(charge-domainfilter,Q)F),以提供增益与/或直流偏移校正(gainand/orDC-offsetcalibration)机制。另根据一实施范例提出一种电荷域滤波器，包括开关电容网络(switched-capacitornetwork)以及时钟产生器(clockgenerator)。开关电容网络的输入端接收输入信号。开关电容网络依照多个时钟(elock)信号取样该输入信号，其中这些时钟信号的相位(Phase)彼此不同。时钟产生器耦接至开关电容网络，以提供这些时钟信号。时钟产生器依据第一控制信号调整这些时钟信号的相位差，或依据第二控制信号调整这些时钟信号的脉冲宽度(pulsewidth)。再根据一实施范例提出一种时钟产生器，用以产生多个时钟信号。时钟产生器包括N个单元脉冲胞UPC_1UPC_N以及N个可编程宽度胞PWC_1PWC_N。单元脉冲胞UPC_1UPC_N相互串联。其中，第i个单元脉冲胞UPC_i依照第一频率取样第1-Ι个单元脉冲胞UPC_(1-l)输出的第1-Ι个延迟时钟，以获得第i个脉冲信号。第i个单元脉冲胞UPC_i依据第一控制信号将所述第i个脉冲信号延迟，以获得第i个延迟时钟。第i个单元脉冲胞UPC_i将所述第i个延迟时钟输出给第i+Ι个单元脉冲胞UPC_(i+l)。第i个可编程宽度胞PWC_i耦接至第i个单元脉冲胞UPC_i，以接收该第i个脉冲信号。第i个可编程宽度胞pwc_i依据第二控制信号调整第i个脉冲信号的脉冲宽度，以获得这些时钟信号中的第i个时钟信号clki。再根据一实施范例提出一种电荷域滤波的方法，包括:接收一输入讯号于一开关电容网络，并依照多个时钟信号取样该输入信号，其中这些时钟信号的相位彼此不同；以及依据至少一控制信号调整一时钟产生器所产生这些时钟信号的相位差或脉冲宽度。基于上述，本揭露实施方式可以不改变开关电容网络的这些时钟信号的预设脉冲宽度(defaultpulsewidth)而调整这些时钟信号的相位差，使得电荷域滤波器可以提供可变的频宽(variablebandwidth)、不变的增益(constantgain)与稳定的直流准位(stableDClevel)。本揭露实施方式可以针对电荷域滤波器的制程变异问题，依据制程变异调整开关电容网络的这些时钟信号的脉冲宽度，以便补偿制程变异所导致的增益变异(gainvariation),使得电荷域滤波器可以提供不变的增益与稳定的直流准位。图1是依照本揭露一实施例说明一种电荷域滤波器的功能方块示意图；图2是依照本揭露一实施例，说明图1所示开关电容网络的功能方块示意图；图3是依照本揭露一实施例，说明图2所示开关电容网络的电路示意图；图4是依照本揭露一实施例，说明图3中时钟输入端CK1CKn的信号与致能信号EN的时序不意图；图5是依照本揭露一实施例说明图1所示时钟产生器的电路方块示意图；图6是依照本揭露一实施例，绘示在假设阶数长度N为16的情况下，图5中时钟信号Clk1clkN的波形时序示意图；图7是依照本揭露一实施例说明图5所示时钟产生器的电路方块示意图；图8是依照本揭露一实施例说明图5所示时钟产生器的电路方块示意图；图9是依照本揭露一实施例，说明图8所示触发器串中单一个触发器的电路方块示意图；图10是依照本揭露一实施例，说明图5所示可编程宽度胞的电路方块示意图；图11与图12是依照本揭露一实施例说明图10所示可编程宽度胞的信号波形示意图；图13是依照本揭露一实施例说明图1所示时钟产生器的电路方块示意图；图14是依照本揭露一实施例说明图1所示时钟产生器的电路方块示意图。附图标记100:电荷域滤波器110、220_1220_N:开关电容网络120:时钟产生器210:放大器310_1310_(N_2):取样单元320:加总单元510:反馈控制胞520:脉冲产生器530:可编程延迟胞900,910:触发器920、1005、1020:及栅930、1010:多工器1015:压控延迟线C1CN_2、Csum>Csum>:电各Clk1clkN:时钟信号CLKlsCLKns:脉冲信号CSlCS3、Vh:控制信号PWC_1PWC_N:可编程宽度胞See:选择信号SW1、SW2、Sff3,SWout、SWrst、Sffsmp:开关UPC_1UPC_N:单元脉冲胞具体实施例方式下面结合附图，对本发明做进一步的详细描述。图1是依照本揭露一实施例说明一种电荷域滤波器100的功能方块示意图。此电荷域滤波器100包括开关电容网络(switch-capacitornetwork)110以及时钟产生器(clockgenerator)120。时钟产生器120耦接至开关电容网络110，以提供N个时钟信号Clk1,Clk2,clk3、...、clkN。开关电容网络110的输入端接收输入信号VIN。开关电容网络110依照时钟信号Clk1clkN取样输入信号VIN。其中,这些时钟信号Clk1clkN的相位彼此不同。开关电容网络110以离散时间信号处理(discretetimesignalprocessing)方式过滤输入信号Vm而对应输出过滤结果0UTB。也就是说，凭借导通、不导通多个内部开关，开关电容网络110可控制内部电容储存电荷的状况，以对输入信号Vin进行滤波处理。任何开关电容网络或是任何电荷域滤波器皆可用来实现上述开关电容电路110。例如，图2是依照本揭露一实施例，说明图1所示开关电容网络110的功能方块示意图。开关电容网络110包括放大器210以及开关电容网络220_1、220_2、…、220_(N-1)、220_N。放大器210可以是转导放大器(transconductanceamplifier,TA)或运算放大器(operationamplifier,0Ρ-ΑΜΡ)或其他放大器。放大器210的输入端接收输入信号VIN。放大器210的输出端连接至开关电容网络220_1220_N的输入端。开关电容网络220_1220_N无须全由同一型式的电路实现。例如，开关电容网络220_1220_N可以是时钟效率电荷域滤波器(clock-efficientcharge-domainfilter,CECDF)。凭借设计电荷域滤波器100内各个开关电容网络220_1220_N的结构，可产生不同的滤波效果。于本实施例中，开关电容网络220_1220_N的阶数长度(tap-length)为N。也就是说，开关电容网络220_1220_N各自具有N个时钟输入端CK1'CK2,…、CKn,以接收时钟信号Clk1clkN。时钟产生器120提供这些时钟信号Clk1clkN给开关电容网络220_1220_N，其中前述时钟信号Clk1clkN具有不同相位。每一个开关电容网络接收上述时钟信号Clk1clkN的顺序互不相同。例如,开关电容网络220_1的时钟输入端CK1CKn分别接收时钟信号clkpclk2,…、clkN,开关电容网络220_2的时钟输入端CK1CKn分别接收时钟信号clkpclkpclky…、clk(N_D。以此类推，开关电容网络220_(N-1)的时钟输入端CK1CKn分别接收时钟信号clk3、clk4,…、clkN、ClkpClk2,开关电容网络220_N的时钟输入端CK1CKn分别接收时钟信号clk2、clk3、…、clkN、clkp本揭露实施时可以用任何方式实现开关电容网络220_1220_N，不限于此。例如，图3是依照本揭露一实施例，说明图2所示开关电容网络2201的电路示意图。其他开关电容网络220_2220_N的实现方式可以参照开关电容网络220_1的相关说明。开关电容网络220_1包括多个取样单元310_1、310_2、…、310_(N_2)以及加总单元320。取样单元310_1310_(N-2)的取样端连接至开关电容网络220_1的输入端Iin。所述多个取样单元310_1310_(N-2)各自以不同相位对开关电容网络220_1的输入端Iin进行取样。加总单元320的输入端连接至所述多个取样单元310_1310_(N-2)的输出端，以加总取样单元310_1310_(N-2)的取样结果，并将加总结果输出至开关电容网络220_1的输出端1ut0在此说明取样单元310_1的实施范例，其他取样单元310_2310_(N_2)可以参照取样单元310_1的相关说明以及参照图3的揭露内容。取样单元310_1包括取样开关SWsmp、取样电容C1、重置开关SWrst以及输出开关SWout。取样开关SWsmp的控制端连接至开关电容网络220_1的时钟输入端CK115取样开关SWsmp的第一端做为取样单兀310_1的输入端，以连接至开关电容网络220_1的输入端Iin。取样电容C1的第一端连接至取样开关Sffsmp的第二端。重置开关SWrst的第一端连接至取样电容C1的第一端。重置开关SWrst的第二端与取样电容C1的第二端连接至参考电压(例如接地电压)。重置开关SWrst的控制端连接至开关电容网络220_1的时钟输入端CKN。输出开关SWout的控制端连接至开关电容网络220_1的时钟输入端CKfrl)。输出开关SWout的第一端连接至取样电容C1的第一端，输出开关SWout的第二端做为取样单元3101的输出端，以连接至加总单元320的输入端。上述取样单元310_2310_(N_2)的取样开关的控制端分别连接至开关电容网络220_1的时钟输入端CK2CK(N_2)。图4是依照本揭露的实施例说明图3中时钟输入端CK1CKn的信号与致能信号EN的时序示意图。请参照图3与图4。取样单元310_1310_(N-2)依序轮流对开关电容网络220_1的输入端Iin进行取样，并将取样结果存放在取样电容C1、C2、…、CN_2。当取样单元310_1310_(N-2)都完成取样后，时钟输入端CKfrl)的时钟信号会触发取样单元310_1310_(N-2)将各自的取样结果输出给加总单元320。在取样单元310_1310_(N-2)将各自的取样结果输出给加总单元320之后，时钟输入端CKn的信号会触发取样单元310_1310_(N-2)将各自的取样结果重置(reset)为某一初始值(例如O伏特)。如图3所绘示，加总单元320包括加总电容C.、开关SW1、电容C’sum、开关SW2以及开关SW3。加总电容Csum的第一端连接至取样单元310_1310_(N-2)的输出端。当取样单元310_1310_(N-2)的输出开关导通(turnon)时，加总电容Csum可以将取样单元310_1310_(N-2)的取样结果加总。开关SWl的第一端连接至取样单元310_1310_(N_2)的输出端，而开关SWl的控制端受控于控制信号νπκ。电容C’.的第一端连接至开关SWl的第二端，而电容C’.的第二端连接至参考电压(例如接地电压)。凭借控制信号Viik可以控制开关SWl导通与否，进而等效地改变加总电容Csum的电容值。由于改变加总电容Csum的等效电容值，故可以改变所需频宽。因此，开关SWl与电容C’sum又可称为频宽编程电路(bandwidthprogrammingcircuit)ο开关SW2的第一端连接至加总电容Csum的第一端，而开关SW2的控制端连接至开关电容网络220_1的时钟输入端CKN。开关SW3的第一端连接至开关SW2的第二端。开关SW3的第二端连接至参考电压(例如接地电压)。开关SW3的控制端受控于致能信号EN。凭借致能信号EN的操作，开关电容网络220_1可以被编程为无限脉冲响应(InfiniteImpulseResponse,以下称IIR)滤波器或有限脉冲响应(FiniteImpulseResponse,以下称FIR)滤波器。若针对窄频带(narrowband)而使致能信号EN为低准位,则开关SW2对加总电容Csum的重置操作会被禁能(disable),使得在下一个加总期间(summationperiod)前，电荷被保持在电容Csum及/或C’.。也就是说，在致能信号EN为低准位时，开关电容网络220_1可以视为IIR滤波器。此IIR滤波器于z域(zdomain)的转移函数(transferfunction)如下:权利要求1.一种电荷域滤波器，其特征在于，包括:开关电容网络，其输入端接收输入信号，该开关电容网络依照多个时钟信号取样该输入信号，其中这些时钟信号的相位彼此不同；以及时钟产生器，耦接至该开关电容网络以提供这些时钟信号，其中该时钟产生器依据第一控制信号调整这些时钟信号的相位差，或依据第二控制信号调整这些时钟信号的脉冲宽度。2.如权利要求1所述的电荷域滤波器，其特征在于，依据该第一控制信号调整这些时钟信号的相位差，使得这些时钟信号的脉冲于时间上彼此不重迭。3.如权利要求1所述的电荷域滤波器，其特征在于，该时钟产生器包括:N个单元脉冲胞UPC_1UPC_N相互串联，其中第i个单元脉冲胞UPC_i依照第一频率取样第1-ι个单元脉冲胞UPC_(1-l)输出的第1-ι个延迟时钟以获得这些时钟信号中的第i个时钟信号Clki,该第i个单元脉冲胞UPC_i输出该第i个时钟信号Clki给该开关电容网络，该第i个单元脉冲胞UPC_i依据该第一控制信号将所述第i个时钟信号Clki延迟以获得第i个延迟时钟，以及该第i个单元脉冲胞UPC_i将所述第i个延迟时钟输出给第i+1个单元脉冲胞UPC_(i+l)。4.如权利要求3所述的电荷域滤波器，其特征在于，该第i个单元脉冲胞UPC_i包括:脉冲产生器，依照该第一频率取样该第i_l个单元脉冲胞UPC_(1-l)输出的该第1-1个延迟时钟，以输出该第i个时钟信号Clki给该开关电容网络；以及可编程延迟胞，耦接至该脉冲产生器以接收该第i个时钟信号Clki,其中该可编程延迟胞依据该第一控制信号延迟所述第i个时钟信号Clki以获得第i个延迟时钟，以及将所述第i个延迟时钟输出给该第i+Ι个单元脉冲胞UPC_(i+l)。5.如权利要求4所述的电荷域滤波器，其特征在于，该脉冲产生器包括:触发器，该触发器的触发端接收该第一频率，该触发器的输入端耦接至该第1-1个单元脉冲胞UPC_(1-l)以接收该第1-ι个延迟时钟，该触发器的输出端输出该第i个时钟信号Clki给该开关电容网络与该可编程延迟胞。6.如权利要求4所述的电荷域滤波器，其特征在于，该可编程延迟胞为D型触发器串、反相器链或压控延迟线。7.如权利要求3所述的电荷域滤波器，其特征在于，该时钟产生器还包括:反馈控制胞，耦接至这些单元脉冲胞UPC_1UPC_N，其中该反馈控制胞依据第三控制信号提供不同的反馈路径于这些单元脉冲胞UPC_1UPC_N之间。8.如权利要求1所述的电荷域滤波器，其特征在于，该时钟产生器包括:N个单元脉冲胞UPC_1UPC_N相互串联，其中第i个单元脉冲胞UPC_i依照第一频率取样第1-Ι个单元脉冲胞UPC_(1-l)输出的第1-Ι个延迟时钟以获得第i个脉冲信号，该第i个单元脉冲胞UPC_i依据该第一控制信号将所述第i个脉冲信号延迟以获得第i个延迟时钟，以及该第i个单元脉冲胞UPC_i将所述第i个延迟时钟输出给第i+Ι个单元脉冲胞UPC_(i+l);以及N个可编程宽度胞PWC_1PWC_N，其中第i个可编程宽度胞PWC_i耦接至该第i个单元脉冲胞UPC_i以接收该第i个脉冲信号，该第i个可编程宽度胞PWC_i依据该第二控制信号调整该第i个脉冲信号的脉冲宽度以获得这些时钟信号中的第i个时钟信号Clki,以及该第i个可编程宽度胞PWC_i将所述第i个时钟信号Clki输出给该开关电容网络。9.如权利要求8所述的电荷域滤波器，其特征在于，该第i个单元脉冲胞UPC_i包括:脉冲产生器，依照该第一频率取样该第1-Ι个单元脉冲胞UPC_(1-l)输出的该第1-1个延迟时钟，以输出该第i个脉冲信号给该第i个可编程宽度胞PWC_i;以及可编程延迟胞，耦接至该脉冲产生器以接收该第i个脉冲信号，其中该可编程延迟胞依据该第一控制信号延迟所述第i个脉冲信号以获得该第i个延迟时钟，以及将所述第i个延迟时钟输出给该第i+Ι个单元脉冲胞UPC_(i+l)。10.如权利要求9所述的电荷域滤波器，其特征在于，该脉冲产生器包括:触发器，该触发器的触发端接收该第一频率，该触发器的输入端耦接至该第1-Ι个单元脉冲胞UPC_(1-l)以接收该第1-ι个延迟时钟，该触发器的输出端输出该第i个脉冲信号给该可编程延迟胞。11.如权利要求9所述的电荷域滤波器，其特征在于，该可编程延迟胞为D型触发器串、反相器链或压控延迟线。12.如权利要求9所述的电荷域滤波器，其特征在于，该可编程延迟胞为触发器串，该触发器串包括至少一触发器，该触发器包括:纯单相位时钟触发器，该纯单相位时钟触发器的输入端做为该触发器的输入端，该纯单相位时钟触发器的触发端接收触发时钟；及栅，该及栅的第一输入端耦接至该纯单相位时钟触发器的输出端，该及栅的第二输入端接收选择信号，该及栅的输出端做为该触发器的第二输出端；以及多工器，该多工器的控制端接收该选择信号，该多工器的第一输入端耦接至该纯单相位时钟触发器的输入端，该多工器的第二输入端耦接至该及栅的输出端，该多工器的输出端做为该触发器的第一输出端，以连接至该触发器串中的下一级触发器的输入端。13.如权利要求8所述的电荷域滤波器，其特征在于，该第i个可编程宽度胞PWC_i包括:延迟线，其输入端耦接至该第i个单元脉冲胞UPC_i以接收该第i个脉冲信号，其中该延迟线的延迟时间是受控于该第二控制信号；以及及栅，该及栅的第一输入端耦接至该第i个单元脉冲胞UPC_i以接收该第i个脉冲信号，该及栅的第二输入端耦接至该延迟线的输出端，该及栅的输出端将所述第i个时钟信号Clki输出给该开关电容网络。14.如权利要求8所述的电荷域滤波器，其特征在于，该第i个可编程宽度胞PWC_i包括:第一及栅，该第一及栅的第一输入端耦接至该第i个单元脉冲胞UPC_i以接收该第i个脉冲信号，该第一及栅的第二输入端接收第二频率；多工器，该多工器的控制端接收控制信号，该多工器的第一输入端耦接至该第i个单元脉冲胞UPC_i以接收该第i个脉冲信号，该多工器的第二输入端耦接至该及栅的输出端;压控延迟线，该压控延迟线的控制端接收该第二控制信号，该压控延迟线的输入端耦接至该多工器的输出端；以及第二及栅，该及栅的第一输入端耦接至该多工器的输出端，该及栅的第二输入端耦接至该压控延迟线的输出端，该及栅的输出端做为该可编程宽度胞PWC_i的输出端，以输出不同时钟宽度给该开关电容网络。15.如权利要求8所述的电荷域滤波器，其特征在于，该时钟产生器还包括:反馈控制胞，耦接至这些单元脉冲胞UPC_1UPC_N，其中该反馈控制胞依据第三控制信号提供不同的反馈路径于这些单元脉冲胞UPC_1UPC_N之间。16.如权利要求1所述的电荷域滤波器，其特征在于，依据该第二控制信号调整这些时钟信号的脉冲宽度，使得这些时钟信号的脉冲于时间上彼此相邻接。17.如权利要求1所述的电荷域滤波器，其特征在于，该时钟产生器包括:N个单元脉冲胞UPC_1UPC_N相互串联，其中第i个单元脉冲胞UPC_i依照第一频率取样第1-ι个单元脉冲胞UPC_(1-l)输出的第1-ι个脉冲信号以获得第i个脉冲信号，以及该第i个单元脉冲胞UPC_i将所述第i个脉冲信号输出给第i+Ι个单元脉冲胞UPC_(i+1);以及N个可编程宽度胞PWC_1PWC_N，其中第i个可编程宽度胞PWC_i耦接至该第i个单元脉冲胞UPC_i以接收该第i个脉冲信号，该第i个可编程宽度胞PWC_i依据该第二控制信号调整该第i个脉冲信号的脉冲宽度以获得这些时钟信号中的第i个时钟信号Clki,以及该第i个可编程宽度胞PWC_i将所述第i个时钟信号Clki输出给该开关电容网络。18.如权利要求17所述的电荷域滤波器，其特征在于，该第i个单元脉冲胞UPC_i包括:脉冲产生器，依照该第一频率取样该第1-Ι个单元脉冲胞UPC_(1-l)输出的该第1-1个脉冲信号，以输出该第i个脉`冲信号给该第i+Ι个单元脉冲胞UPC_(i+l)与该第i个可编程宽度胞PWC_i。19.如权利要求18所述的电荷域滤波器，其特征在于，该脉冲产生器包括:触发器，该触发器的触发端接收该第一频率，该触发器的输入端耦接至该第1-1个单元脉冲胞UPC_(1-l)以接收该第1-ι个脉冲信号，该触发器的输出端输出该第i个脉冲信号给该第i+Ι个单元脉冲胞UPC_(i+l)与该第i个可编程宽度胞PWC_i。20.如权利要求17所述的电荷域滤波器，其特征在于，该第i个可编程宽度胞PWC_i包括:延迟线，其输入端耦接至该第i个单元脉冲胞UPC_i以接收该第i个脉冲信号，其中该延迟线的延迟时间是受控于该第二控制信号；以及及栅，该及栅的第一输入端耦接至该第i个单元脉冲胞UPC_i以接收该第i个脉冲信号，该及栅的第二输入端耦接至该延迟线的输出端，该及栅的输出端将所述第i个时钟信号Clki输出给该开关电容网络。21.如权利要求17所述的电荷域滤波器，其特征在于，该时钟产生器还包括:反馈控制胞，耦接至这些单元脉冲胞UPC_1UPC_N，其中该反馈控制胞依据第三控制信号提供不同的反馈路径于这些单元脉冲胞UPC_1UPC_N之间。22.—种时钟产生器，用以产生多个时钟信号，其特征在于，该时钟产生器包括:N个单元脉冲胞UPC_1UPC_N相互串联，其中第i个单元脉冲胞UPC_i依照第一频率取样第1-Ι个单元脉冲胞UPC_(1-l)输出的第1-Ι个延迟时钟以获得第i个脉冲信号，该第i个单元脉冲胞UPC_i依据第一控制信号将所述第i个脉冲信号延迟以获得第i个延迟时钟，以及该第i个单元脉冲胞UPC_i将所述第i个延迟时钟输出给第i+Ι个单元脉冲胞UPC_(i+l);以及N个可编程宽度胞PWC_1PWC_N，其中第i个可编程宽度胞PWC_i耦接至该第i个单元脉冲胞UPC_i以接收该第i个脉冲信号，以及该第i个可编程宽度胞PWC_i依据第二控制信号调整该第i个脉冲信号的脉冲宽度以获得这些时钟信号中的第i个时钟信号clki。23.如权利要求22所述的时钟产生器，其特征在于，该第i个单元脉冲胞UPC_i包括:脉冲产生器，依照该第一频率取样该第1-Ι个单元脉冲胞UPC_(1-l)输出的该第1-1个延迟时钟，以输出该第i个脉冲信号给该第i个可编程宽度胞PWC_i;以及可编程延迟胞，耦接至该脉冲产生器以接收该第i个脉冲信号，其中该可编程延迟胞依据该第一控制信号延迟所述第i个脉冲信号以获得该第i个延迟时钟，以及将所述第i个延迟时钟输出给该第i+Ι个单元脉冲胞UPC_(i+l)。24.如权利要求23所述的时钟产生器，其特征在于，该脉冲产生器包括:触发器，该触发器的触发端接收该第一频率，该触发器的输入端耦接至该第1-1个单元脉冲胞UPC_(1-l)以接收该第1-Ι个延迟时钟，该触发器的输出端输出该第i个脉冲信号给该可编程延迟胞。25.如权利要求23所述的时钟产生器，其特征在于，该可编程延迟胞为D型触发器串、反相器链或压控延迟线。26.—种电荷域滤波的方法,其特征在于,包括:接收输入讯号于开关电容网络，并依照多个时钟信号取样该输入信号，其中这些时钟信号的相位彼此不同；以及依据至少一控制信号调整时钟产生器所产生这些时钟信号的相位差或脉冲宽度。27.如权利要求26所述的方法，其特征在于，凭借调整这些时钟信号的相位差，使得这些时钟信号的脉冲于时间上彼此不重迭。28.如权利要求26所述的方法，其特征在于，调整这些时钟信号的脉冲宽度，使得这些时钟信号的脉冲于时间上彼此相邻接。全文摘要一种电荷域滤波器，包括开关电容网络以及时钟产生器。开关电容网络的输入端接收输入信号。开关电容网络依照多个时钟信号取样该输入信号，其中这些时钟信号的相位彼此不同。时钟产生器耦接至开关电容网络，以提供这些时钟信号。时钟产生器依据控制信号调整这些时钟信号的相位差或脉冲宽度。文档编号H03H7/12GK103117723SQ20111044755公开日2013年5月22日申请日期2011年12月23日优先权日2011年11月16日发明者黄敏峰申请人:财团法人工业技术研究院