专利名称：具有用于列adc的芯片上测试模式的图像处理系统的制作方法
技术领域：
本发明的示例性实施例 涉及ー种图像处理系统，更具体而言，涉及ー种具有用于列并行模数转换器(ADC)的芯片上测试模式的图像处理系统。
背景技术：
由于在包括手机在内的许多大众消费电子应用中采用互补金属氧化物半导体(CMOS)图像传感器(CIS)，消费品市场中的CIS的增长得到加速。此趋势连同智能手机市场的快速增长一起，使制造商和消费者期望在CIS应用中获得明显越来越高的分辨率。就这点而言，CIS设计者仍受到与裸片尺寸、纵横比、成本、功耗等问题的限制。随着传感器分辨率的増加，传感器在期望的帧速率(例如，全高清(full HD)帧速率)下的操作涉及到更高的数据转换速率。许多典型的高分辨率传感器的应用至少采用了单斜率(single-slope)列并行(column-parallel)模数转换器(ADC),以在消耗低功率的同时实现更高的数据转换率。例如，对比于与之相竞争的结构、例如串行管线型ADC结构，由于针对每个列的ADC而言带宽电路读出減少，因此列并行ADC结构可以实现更低的读取噪声，继而实现更高的动态范围。典型的单斜率列并行ADC趋向于经历来自各种源的行向(row-wise)噪声和列向(column-wise)噪声。例如，某些行向噪声可能由电源移动造成，而被称为列固定模式噪声(CFPN)的某些列向噪声可能由器件和寄生失配造成。各种噪声可能导致不期望的影响，这包括CIS灵敏度的限制、CIS输出的可见缺陷等等。因此，可以期望提供用于解决这些行向和/列向噪声源的各种技术。与此同时，可以通过直接向列并行ADC输入外部模拟信号并获得数字输出值、或通过直接向像素阵列照射光，来测试CIS中所采用的列并行ADC的性能。然而，直接从外部向ADC输入外部模拟信号的方法在测试本身上有局限性,而且，向像素阵列照射光以测试列并行ADC性能的方法耗时较多，因为辐射強度要以若干个步骤来控制以获取准确的测试结果。
发明内容
本发明的实施例针对ー种可以对列模数转换器(ADC)执行芯片上测试的图像处
理系统。根据本发明的一个实施例，ー种图像处理系统包括像素阵列，所述像素阵列被配置为包括多个正常像素列和至少ー个测试像素列；多个列ADC,所述多个列ADC被配置为与正常像素列相对应，并将模拟输入信号转换成数字信号；以及开关块，所述开关块被配置为在正常模式下将正常像素列的输出信号提供给相对应的列ADC的输入端，并在测试模式下将测试像素列的输出信号共同地提供给列ADC的输入端，其中，测试像素列产生行与行之间具有微小电压差的信号。根据本发明的另ー个实施例，ー种图像处理系统包括像素阵列，所述像素阵列被配置为包括多个正常像素列和至少ー个测试像素列；多个正常列ADC，所述多个正常列ADC被配置为与正常像素列相对应，并将正常像素列的模拟输入信号转换成数字信号；以及至少ー个测试列ADC，所述至少一个测试列ADC被配置为将测试像素列的模拟输入信号转换成数字信号，其中，测试像素列产生行与行之间具有微小电压差的信号。
图I是根据本发明示例性实施例的图像处理系统的框图。图2是根据本发明第一实施例的系统的框图。图3是图示测试像素列210、开关块280和列模数转换器(ADC) 130的电路图。图4是图示根据本发明的另ー个实施例的测试像素列210A的电路图。 图5是根据本发明的第二实施例的系统块的框图。图6是图示图5所示的最后ー级的正常像素列IlOM和正常列ADC 130M的电路图。图7图示图5所示的测试像素列510和测试列ADC 530。图8A是正常模式下的像素时序图。图8B是测试模式下的像素时序图。
具体实施例方式參考说明书的其他部分以及附图可以对本发明所提供的实例的构思和有益之处有进ー步的理解，在附图中，相似的附图标记在各个附图中涉及相似的组成部分。在某些情况下，与附图标记关联的下标表示多个相似的组成部分中的ー个。当提及附图标记而没有指定已有下标时，该附图标记指所述所有相似的组成部分。以下的描述仅提供示例性的实施例，并不意在限制本发明的范围、适用或配置。相反，以下对实施例的描述将为本领域技术人员提供能够实现本发明实施例的说明。在不脱离所附权利要求所限定的主g和范围的情况下可以在元素的功能和设置上进行各种修改。因此，各个实施例可以适当地省略、替换或増加各种程序或组成。例如，应当理解的是，在替代的实施例中，可以用不同于所述的顺序来执行本发明的方法，并且可以增加、省略或结合多个步骤。此外，參考某些实施例所述的特征可以与其他不同的实施例相结合。可以用相似的方式对实施例的不同方面和元素进行结合。应当理解的是，以下的成像系统及方法可以是更大的系统中的组成部分，其中其他的程序可能会优先或者修改这些应用。此外，在以下实施例之前、之后或同时可能需要若干个步骤。首先參见图1，示出了根据各个实施例的说明性的图像处理系统100的简化功能框图。图像处理系统100包括像素阵列110，像素阵列110被配置为接收模拟图像输入105信息并输出相应的信号。所述信号由列ADC 130转换成数字表示，并被传送给数字处理模块160用于在数字域中的进ー步处理。数字处理模块160输出数字图像输出165，数字图像输出165是模拟图像输入105的数字表不。一般而言，光作为模拟信息而与像素阵列110的每个像素115相互作用。像素115设置成和列，所述行和列有效地定义像素阵列110的分辨率，并影响模拟图像输入105数据被图像处理系统100转换成数字图像输出165数据的量。用于此类转换的各种架构一般分为两种类别。根据ー种类别，像素115的每行的列数据被选中并多路复用，并且利用串行ADC法将多路复用的数据转换成数字数据。根据另ー种类别，不将列数据多路复用，而是，通过列并行ADC过程将每行的数据按列向转换成数字数据。图I图示出第二种类别。在像素阵列110处检测到模拟图像输入105。行控制模块120选中每行的数据并将数据传送给ー组列ADC 130。每个列ADC 130根据列控制模块135来并行地处理一列行向数据(即，一个像素115)，以产生针对行的相应数字数据。行控制模块120和列控制模块135还可以由数字控制模块140来控制。在用于执行模数转换的列并行ADC法中，有不同的架构可用。ー种方法是已知的“单斜率” ADC。根据单斜率ADC法，由基准发生器模块150产生的基准信号以某斜率傾斜，并与根据由相应像素115接收的模拟图像输入105所产生的像素115信号电平进行比较。列ADC 130检测倾斜信号与像素115信号电平相交的交点。此交点可以利用模拟或数字技术来检測。例如，如上所述的，实施例使用数字技术(例如，计数器)来确定与交点相对应的值。基准发生器模块150通常全局性地与所有的列ADC 130耦接，以使列ADC 130共
用公共基准信号。图2是根据本发明第一实施例的系统的框图。參见图2，系统包括像素阵列块220、列ADC块250和开关块280。像素阵列块220包括多个正常像素列110和至少ー个测试像素列210。如以下结合图3所述的，测试像素列210产生行与行具有微小电压差的信号。列ADC块250包括分别对应于正常像素列110的多个列130。如结合图I所述的，列ADC块250接收为基准信号的倾斜信号。开关块280在正常模式下将正常像素列110的输出信号提供给相应的列ADC 130的输入端，并在测试模式下将测试像素列210的输出信号共同地提供给列ADC 130的输入端。此开关操作可以基于模式控制信号来控制。根据本发明的所述实施例的系统包括正常模式和测试模式，在正常模式下光信号被转换成电信号，而在测试模式下对列ADC的性能进行测试。在正常模式下，正常像素列110的每个像素感测光信号，并通过列ADC块250将光信号转换成数字信号。在测试模式下，测试像素列210的输出信号被共同地提供给列ADC 130的所有输入端，并且监视列ADC130的输出信号以测试列ADC 130的性能。在测试模式下，从像素列的电阻器串输出的像素信号从第一行到最后一行顺序地下降或顺序地上升。因此，可以通过经由列ADC获取并监控测试像素的信号来获得从暗到白(dark-to-white)的测试模式输出或从白到暗(white-to-dark)的测试模式输出。图3是图示测试像素列210、开关块280和列模数转换器(ADC) 130的电路图。參见图3，测试像素列210包括多个测试像素215，每个测试像素215与正常像素具有基本相同的结构。如果存在区别的话，则在于由电阻器替换了每个正常像素的光二极管，并且测试像素列210的测试像素的电阻器R串联耦接在差分输入电压端VREF+与VREF-之间。更具体而言，如本领域公知的，测试像素215包括具有“4T像素”结构的像素 晶体管网络。换言之，第一测试像素215A包括耦接在节点RNl与感测节点SNl之间的传输晶体管TX、耦接在感测节点SNl与像素电源VDDPX之间的复位晶体管RX、作为源级跟随器的驱动晶体管DX以及用于选择行的选择晶体管SX。测试像素列210的输出信号被传送给开关块280。测试像素列210的输出可以经由预定的信号处理而被传送给开关块280。第一开关块280M选择性地开关并访问正常像素列IlOM的输出PIXELOUTPUT_M和测试像素列210的输出，并将提供结果作为列ADC 130M的输入。在正常模式下，正常像素列IlOM的输出PIXEL OUTPUT_M被提供给列ADC 130M。在测试模式下，测试像素列210的输出被提供给列 ADC 130M。如上所述，每个列ADC 130可以包括比较器132和计数器134。比较器132经由ー个输入端接收倾斜信号。此外，比较器132经由另一个输入端接收开关块280的输出，即正常像素列110的输出PIXEL OUTPUT或测试像素列210的输出。列ADC 130检测倾斜信号与像素列(正常像素列或测试像素列)的输出信号电平相交的交点。可以利用模拟技术来检测所述交点，在本发明中，使用了比较器132。随后，可以经由数字技术将所述交点转换成数字值，在此实施例中，使用计数器134来确定与所述交点相对应的数字码值。
图4是图示根据本发明的另ー个实施例的测试像素列210A的电路图。參见图4，测试像素列210A包括电阻器串420、行开关440和测试像素晶体管网络460。电阻器串420产生多个基准电压，所述多个基准电压从一行到另一行逐渐増大。测试像素晶体管网络460与正常像素晶体管网络具有基本相同的电路结构，并将其输出信号提供给列ADC。行开关440基于行扫描法而将基准电压从电阻器串420顺序地传送给测试像素晶体管网络460的输入节点。具体而言，第一开关SW1、第二开关SW2和第三开关SW3顺序地导通。随后，测试像素晶体管网络460感测信号，并且感测到的信号在由开关块280开关之后被传送到列ADC 130。图5是根据本发明的第二实施例的系统块的框图。參见图5，根据本发明第二实施例的系统包括像素阵列块220A和列ADC块250A。像素阵列块220A包括多个正常像素列110和至少ー个测试像素列510。测试像素列510产生行与行之间具有微小电压差的信号。列ADC块250包括分别对应于正常像素列110的多个正常列ADC 130。此外，列ADC块250A包括接收测试像素列510的输出信号的测试列ADC 530。列ADC块250A接收倾斜信号，倾斜信号是结合图I所述的基准信号。根据本发明的第二实施例的系统包括正常模式和测试模式，在正常模式下光信号被转换成电信号并进行处理，在测试模式下对列ADC的性能进行测试。在正常模式下，由正常像素列110的像素来感测模拟光信号，列ADC 130将感测到的光信号转换成数字信号。在测试模式下，测试像素列510的输出信号被传送给测试列ADC 530的输入端。图6是图示最后ー级的正常像素列IlOM和正常列ADC 130M的电路图。參见图6，正常像素列IlOM包括多个正常像素115M,所述多个正常像素115M中的姆个包括光二极管(PD)以及向正常列ADC 130M提供光二极管的信号的正常像素晶体管网络。如本领域技术人员公知的，正常像素晶体管网络包括“4T像素”结构的像素晶体管网络。图I具体地图示测试像素列510和测试列ADC 530。參见图7，测试像素列510包括多个测试像素215，每个测试像素215与正常像素具有基本相同的结构。如果存在区别的话，在于由电阻器替换了正常像素的光二极管，并且测试像素列210的电阻器R串联耦接在差分输入电压端VREF+与VREF-之间。测试像素列510在其结构和操作上与图3所示的测试像素列210基本上相同。区别之处在于测试像素列510的输出不是传送给正常列ADC130，而是传送给测试列ADC 530。测试列ADC 530的结构与正常列ADC130的结构基本上相同。如上所述，根据本发明的第二实施例的系统不仅在像素列中具有测试模式电路，而且在列ADC中也具有测试模式电路。正常列ADC 130和测试列ADC530可以包括比较器和计数器，如图3所示。由于测试列ADC 530的电路结构与列ADC 130的结构基本上相同，故测试列ADC530是正常列ADC 130的复制电路。更具体而言，正常或测试列ADC 130检测倾斜信号与像素列(正常像素列或测试像素列)的输出信号电平相交的交点。可以利用模拟技术来检测所述交点，在本实施例中，可以使用比较器。所述交点可以经由数字技术被转换成数字值，在本实施例中，可以使用计数器来确定与所述交点相对应的数字码值。与此同时，如图4所示，测试像素阵列510包括电阻器串420、行开关440和测试像素晶体管网络460。因此，所有的行可以共用测试像素晶体管网络460。图8A是正常模式下的像素时序图，图SB是测试模式下的像素时序图。附图示出 了结合图3的实施例所描述的正常像素列电路和测试像素列电路的操作定时。參见图8A，当选择晶体管SX的栅极信号810被使能到逻辑高电平吋，与阵列的任一行相对应的像素被选中。此外，复位晶体管RX的栅极信号820被使能且复位信号电平被采样。随后，传输晶体管TX的栅极信号830被使能且光信号电平被采样。然后，可以通过用复位信号电平对光信号电平求微分来获得无噪声的光信号。此操作是已知的相关双采样(CDS)法。參见图8B，测试像素操作的定时与正常像素相似。若有足够量的电源VDDPX，则在测试像素中应在复位操作期间将足够量的电源VDDPX施加到感测节点，信号820A应被使能到倾斜信号840的第一下持续时段Tl之后。此外，传输晶体管TX的栅极信号830A应被使能到倾斜信号840的第二下持续时段T2之后。从正常像素定时来修改用于复位晶体管RX和传输晶体管TX的定时，以便去除由复位晶体管RX和传输晶体管TX在感测节点上产生的电荷注入噪声。在正常像素操作中，传输晶体管TX在感测节点不产生kTC或电荷注入噪声。在正常操作下，来自RX晶体管的kTC噪声或电荷注入噪声在CDS操作期间被去除。根据本发明实施例的图像处理系统可以在不直接对像素阵列照射光以及不直接施加外部模拟值的情况下测试列ADC的性能。虽然已经结合具体的实施例描述了本发明，但是本领域技术人员应当理解的是， 在不脱离所附权利要求所限定的主g和范围的情况下可以进行各种变化和修改。
权利要求
1.一种图像处理系统,包括 像素阵列，所述像素阵列被配置为包括多个正常像素列和至少ー个测试像素列； 多个列模数转换器ADC，所述多个列ADC被配置为与所述正常像素列相对应，并将模拟输入信号转换成数字信号；以及 开关块，所述开关块被配置为在正常模式下将所述正常像素列的输出信号提供给相对应的所述列ADC的输入端，并在测试模式下将所述测试像素列的输出信号共同地提供给所述列ADC的输入端， 其中，所述测试像素列产生行与行之间具有微小电压差的信号。
2.如权利要求I所述的图像处理系统，其中，所述正常像素列中的每个包括多个正常像素，每个正常像素包括光二极管以及用于将所述光二极管的信号提供给所述列ADC的像素晶体管网络，并且 所述测试像素列包括多个测试像素，除了以电阻器替换所述光二极管以外，每个测试像素与所述正常像素具有实质相同的结构，并且 所述测试像素列中的电阻器串联耦接在差分输入电压端之间。
3.如权利要求I所述的图像处理系统，其中，所述正常像素列中的每个包括多个正常像素，每个正常像素包括光二极管以及用于将所述光二极管的信号提供给所述正常列ADC的正常像素晶体管网络，并且 所述测试像素列包括 电阻器串，所述电阻器串用于产生多个基准电压，所述基准电压从一行到另一行逐渐增大； 测试像素晶体管网络，所述测试像素晶体管网络与所述正常像素晶体管网络具有实质相同的电路结构，并将所述测试像素晶体管网络的输出信号提供给所述列ADC ;以及 行开关，所述行开关用于顺序地接收所述基准电压并将接收到的所述基准电压传送给所述测试像素晶体管网络的输入节点。
4.如权利要求I所述的图像处理系统，其中，所述列ADC包括 交点检测器，所述交点检测器用于通过将所述正常像素列的输出信号电平或所述测试像素列的输出信号电平与倾斜信号进行比较来检测交点；以及 数字码值发生器，所述数字码值发生器用于产生与所述交点相对应的数字码值。
5.如权利要求I所述的图像处理系统，其中，所述列ADC包括 比较器，所述比较器用于经由所述比较器的一个输入端来接收所述开关块的输出，并经由所述比较器的另ー个输入端来接收倾斜信号；以及 计数器，所述计数器用于接收所述比较器的输出并输出数字码值。
6.—种图像处理系统,包括 像素阵列，所述像素阵列被配置为包括多个正常像素列和至少ー个测试像素列； 多个正常列模数转换器ADC，所述多个正常列ADC被配置为与所述正常像素列相对应，并将所述正常像素列的模拟输入信号转换成数字信号；以及 至少ー个测试列ADC，所述至少一个测试列ADC被配置为将所述测试像素列的模拟输入信号转换成数字信号， 其中，所述测试像素列产生行与行之间具有微小电压差的信号。
7.如权利要求6所述的图像处理系统，其中，所述正常像素列中的每个包括多个正常像素，每个正常像素包括光二极管以及用于将所述光二极管的信号提供给所述正常列ADC的像素晶体管网络，并且 所述测试像素列包括多个测试像素，除了以电阻器替换所述光二极管以外，每个测试像素与所述正常像素具有实质相同的结构，并且 所述测试像素列中的电阻器串联耦接在差分输入电压端之间。
8.如权利要求6所述的图像处理系统，其中，所述正常像素列中的每个包括多个正常像素，每个正常像素包括光二极管以及用于将所述光二极管的信号提供给所述正常列ADC的正常像素晶体管网络，并且 所述测试像素列包括 电阻器串，所述电阻器串用于产生多个基准电压，所述基准电压从一行到另一行逐渐增大； 测试像素晶体管网络，所述测试像素晶体管网络与所述正常像素晶体管网络具有实质相同的结构，并将所述测试像素晶体管网络的输出信号提供给所述测试列ADC ;以及 行开关，所述行开关用于顺序地接收所述基准电压并将接收到的所述基准电压传送给所述测试像素晶体管网络的输入节点。
9.如权利要求6所述的图像处理系统，其中，由于所述测试列ADC的电路结构与所述正常列ADC的电路结构实质相同，因此所述测试列ADC是所述正常列ADC的复制电路。
10.如权利要求6所述的图像处理系统，其中，所述测试列ADC包括 交点检测器，所述交点检测器用于通过将所述测试像素列的输出信号电平与倾斜信号进行比较来检测交点；以及 数字码值发生器，所述数字码值发生器用于产生与所述交点相对应的数字码值。
11.如权利要求6所述的图像处理系统，其中，所述测试列ADC包括 比较器，所述比较器用于经由所述比较器的一个输入端来接收所述测试像素列的输出，并经由所述比较器的另ー个输入端来接收倾斜信号；以及 计数器，所述计数器用于接收所述比较器的输出并输出数字码值。
全文摘要
本发明提供了一种具有用于列ADC的芯片上测试模式的图像处理系统。所述图像处理系统，包括像素阵列，所述像素阵列被配置为包括多个正常像素列和至少一个测试像素列；多个列模数转换器(ADC)，所述多个列模数转换器被配置为与正常像素列相对应，并将模拟输入信号转换成数字信号；以及开关块，所述开关块被配置为在正常模式下将正常像素列的输出信号提供给相对应的列ADC的输入端，并在测试模式下将测试像素列的输出信号共同地提供给列ADC的输入端，其中，测试像素列产生行与行之间具有微小电压差的信号。
文档编号H03M1/10GK102655411SQ201110454078
公开日2012年9月5日 申请日期2011年12月30日 优先权日2010年12月30日
发明者一兵·米歇尔·王, 李湘洙, 杰夫·雷辛斯基 申请人:海力士半导体有限公司