专利名称：一种多通道高速同步d/a转换输出装置的制作方法
技术领域：
本实用新型涉及电力系统信号发生的技术领域，涉及一种多通道高速同步D/A转换输出装置。
背景技术：
目前D/A转换输出控制电路中多采用DSP作为处理控制单元，既承担着数据处理的功能，还起到逻辑控制的作用。虽然DSP非常适于做信号处理算法，能够发生复杂行波信号的暂态信号，但DSP不适合做快速的逻辑控制，并且不适于配置大容量的外置存储器，且满足要求的DSP芯片成本相当高，故使用DSP作为逻辑控制单元进行D/A转换输出的控制是不合适的。
发明内容(一)技术问题本实用新型解决了电力系统现有的多通道数模转换高速同步输出的问题。( 二 )技术方案本实用新型公开了一种多通道高速同步D/A转换输出装置，该装置包括GPS时钟、 功能控制器、至少六个逻辑控制器、至少六个存储器和至少六个D/A转换器，所述GPS时钟与所述功能控制器相连，所述功能控制器与所述至少六个逻辑控制器相连，每个所述逻辑控制器连接至少一个所述存储器和至少一个所述D/A转换器，所述至少六个存储器与所述至少六个D/A转换器两两相连。进一步，所述功能控制器为DSP。进一步，所述逻辑控制器为FPGA。进一步，所述存储器为RAM。(三)有益效果本实用新型公开的一种多通道高速同步D/A转换输出装置可提供高精度的时间校准和同步输出。
图1为本实用新型的多通道高速同步D/A转换输出装置第一种实现方式的结构示意图。图2为本实用新型的多通道高速同步D/A转换输出装置第二种实现方式的结构示意图。
具体实施方式
以下结合附图和具体实施例对本实用新型作进一步的详细说明。如图1、图2所示，本实用新型的多通道高速同步D/A转换输出装置包括一个GPS时钟101，一个功能控制器102，至少六个逻辑控制单元103，至少六个存储器104，以及至少六个D/A转换器105。GPS时钟101通过信号线与功能控制器102相连，用于采集外部时钟。功能控制器102分别与至少六个逻辑控制单元103相连，一方面，功能控制器102接收 GPS时钟101采集的外部时钟，进行内部时钟的校准，获得高精度的校准时钟，并将该校准时钟同时发送至六个逻辑控制单元103，从而为D/A转换提供同步输出时钟，提高了控制精度，另一方面，功能控制器102同时向至少六个逻辑控制单元103发出D/A转换的启动或停止信号，控制D/A转换的开始或结束，该功能控制模块可以是DSP。至少六个逻辑控制单元 103分别连接至少一个存储器104和至少一个D/A转换器105，每个存储器104与一个D/A 转换器105相连，当每个逻辑控制单元连接一个存储器104和一个D/A转换器105时(参见图1)，每个逻辑控制单元103根据接收到的校准时钟信号，控制与其相连的存储器104向与该存储器相连的D/A转换器105发送数据，由D/A转换器105进行数模转换，以模拟信号的形式输出，当每个逻辑控制单元连接两个存储器104和两个D/A转换器105时(参见图 2)，每个逻辑控制单元103根据接收到的校准时钟信号，分别控制存储器104向与其相连的 D/A转换器105发送数据，由D/A转换器105进行数模转换，以模拟信号的形式输出，该逻辑控制单元可以是FPGA，该存储器可以是RAM。此外，一个逻辑控制单元103连接三个或三个以上的存储器104和D/A转换器105的工作原理与其连接两个存储器104和D/A转换器 105的原理相同，故在此不再赘述。本实用新型优选的实施方式为，采用一个GPS时钟，一个DSP，六个FPGA、十二个存储器和十二个D/A转换器，其中每个FPGA连接两个存储器和两个D/A转换器，每个存储器连接一个D/A转换器，每个FPGA以相同的精确时钟，控制与其相连的两个存储器向与该存储器相连的D/A转换器中发送数据，经D/A转换器进行数模转换后，实现12路D/A同步转换输出，即可输出6个电压和6个电流，能够满足现有行波双端测距仪的校验要求。此外，通过GPS时钟还可实现D/A转换的异地精确时钟校准。以上实施方式仅用于说明本实用新型，而并非对本实用新型的限制，有关技术领域的普通技术人员，在不脱离本实用新型的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本实用新型的范畴，本实用新型的专利保护范围应由权利要求限定。
权利要求1.一种多通道高速同步D/A转换输出装置，其特征在于，所述装置包括GPS时钟、功能控制器、至少六个逻辑控制器、至少六个存储器和至少六个D/A转换器，所述GPS时钟与所述功能控制器相连，所述功能控制器分别与所述至少六个逻辑控制器相连，每个所述逻辑控制器连接至少一个所述存储器和至少一个所述D/A转换器，所述至少六个存储器与所述至少六个D/A转换器两两相连。
2.根据权利要求1所述的多通道高速同步D/A转换输出装置，其特征在于，所述功能控制器为DSP。
3.根据权利要求1或2所述的多通道高速同步D/A转换输出装置，其特征在于，所述逻辑控制器为FPGA。
4.根据权利要求1或2所述的多通道高速同步D/A转换输出装置，其特征在于，所述存储器为RAM。
5.根据权利要求3所述的多通道高速同步D/A转换输出装置，其特征在于，所述存储器为 RAM。
专利摘要本实用新型属于电力系统信号发生的技术领域，涉及一种多通道高速同步D/A转换输出装置。该装置包括GPS时钟、功能控制器、至少六个逻辑控制器、至少六个存储器和至少六个D/A转换器，所述GPS时钟与所述功能控制器相连，所述功能控制器分别与所述至少六个逻辑控制器相连，每个所述逻辑控制器连接至少一个所述存储器和至少一个所述D/A转换器，所述至少六个存储器与所述至少六个D/A转换器两两相连，可提供高精度的时间校准和同步输出。
文档编号H03M1/66GK202019350SQ201120041299
公开日2011年10月26日 申请日期2011年2月18日 优先权日2011年2月18日
发明者李治兵, 甄威, 胡志琳, 陈卫, 黄震 申请人:北京博电新力电气股份有限公司, 四川电力科学研究院