专利名称：数字调谐跳频滤波器的制作方法
技术领域：
本实用新型涉及电子通信领域，尤其涉及一种数字跳频通信接收机和发射机的数字调谐跳频滤波器。
背景技术：
跳频技术是一种具有高抗干扰性、高抗截获能力的扩频技术。当今电磁环境日趋密集、复杂，对通信机的抗干扰能力提出更高的要求。数字调谐跳频滤波·器就是针对新一代军用通信机研制的抗干扰的通信关键部件。一般小功率数字调谐跳频滤波器置于接收机和发射机的前端(大功率数字调谐跳频滤波器置于发射机的功放后级)，用于信道分割，防阻塞和抑制不需要的信号。随着科技的进步和现代化的军事国防建设不断增高的要求，现有的跳频电台体积过大，超小型化数字调谐跳频滤波器对现有跳频电台的体积的减小，功耗的降低有着至关重要的作用。所以研制超小型化数字调谐跳频滤波器有必要且意义重大。在现有技术中，造成数字调谐跳频滤波器过大的一个重要原因就是其中射频模拟部分中的每个通道均有开关驱动电路部分的每组驱动电路与其对应，即一组开关驱动电路对应一个通道(如图5所示)。
实用新型内容针对现有技术中由于数字调谐跳频滤波器体积过大从而导致跳频电台体积过大的问题，本实用新型提供一种数字调谐跳频滤波器，该数字调谐跳频滤波器在体积上大大减小，从而使包含其的跳频电台的体积也随之减小。本实用新型同时也提供了一种跳频电台，所述跳频电台的体积大为减小。本实用新型的技术解决方案为一种数字调谐跳频滤波器，包括数字控制部分和射频模拟部分，其中数字控制部分包括数字跳频开关驱动电路和数字存储与解码控制电路，所述数字跳频开关驱动电路由一组开关驱动电路组成。所述一组开关驱动电路包括十路驱动电路。所述每路驱动电路包括三个高压驱动三极管和四个电阻。所述数字存储与解码控制电路为flash Memory存储器与解码器或EEPROM存储器与解码器。所述射频模拟部分包括PIN 二极管谐振电容阵列、耦合电感器、第一匹配电感器、第一谐振电感器、第二匹配电感器和第二谐振电感器，其中所述第一匹配电感器和第一谐振电感器电连接，所述第二匹配电感器和第二谐振电感器电连接，所述第一谐振电感器与第二谐振电感器通过耦合电感器电连接，所述第一谐振电感器和第二谐振电感器分别与PIN 二极管谐振电容阵列电连接。本实用新型还提供一种跳频电台，该跳频电台包括如上所述的数字调谐跳频滤波器。本实用新型将现有技术中的一组开关驱动电路对应一个通道的传统模式改进为一组开关驱动电路对应所有通道的方式，从而使数字调谐跳频滤波器的体积减小，最终使跳频电台体积也大为降低，很好的满足了当前对通讯电台小型化的需求。
图I为本实用新型实施例原理结构示意图；图2为本实用新型实施例高压驱动电路图；图3为现有技术数字存储与解码控制电路图；图4为本实用新型实施例的数字存储与解码控制电路图；图5为现有技术中开关驱动电路和射频模拟电路部分原理图；图6为本实用新型实施例的开关驱动电路和射频模拟电路部分原理图。
具体实施方式
以下结合附图和具体实施方式
对本实用新型做进一步的说明。如图1-6所示，一种数字调谐跳频滤波器，包括数字控制部分10和射频模拟部分20，其中数字控制部分10包括数字跳频开关驱动电路5和数字存储与解码控制电路6，所述数字跳频开关驱动电路5由一组开关驱动电路组成。例如，原来为三组开关驱动电路，改为一组的方案就使滤波器的体积大大减小。所述数字调谐跳频滤波器频段范围从30MHz-512MHz,按控制方式不同，可任意划分频段，本实施例分三个频段，即Y3090通道、Y9022通道、Y2251通道。所述一组开关驱动电路包括十路驱动电路。 所述每路驱动电路包括三个高压驱动三极管和四个电阻。所述数字存储与解码控制电路6为flash Memory存储器与解码器或EEPROM存储器与解码器。通过采用电路仿真优化设计，由解码器控制滤波器独立工作在Y3090、Y9022、Y2251三个频段中任一频段。存储器调用内部已存有用数据供给数字跳频驱动开关高低电平，数字跳频驱动开关提供PIN 二极管导通或截止所需的工作电压。电源低压供电可从+2. 7V到+5V,高压供电可从+85V到+IOOV0所述射频模拟部分包括PIN 二极管谐振电容阵列4、耦合电感器3、第一匹配电感器11、第一谐振电感器21、第二匹配电感器12和第二谐振电感器22，其中所述第一匹配电感器11和第一谐振电感器21电连接，所述第二匹配电感器12和第二谐振电感器22电连接，所述第一谐振电感器21与第二谐振电感器22通过耦合电感器3电连接，所述第一谐振电感器21和第二谐振电感器22分别与PIN 二极管谐振电容阵列4电连接。图I是本实用新型实施例的结构示意方框图，数字存储与解码控制电路6调用存储器中数据，数字跳频开关驱动电路5输出高低电平，使PIN 二极管谐振电容阵列4处于导通或截止状态，从而控制谐振电容是否参与谐振。所述射频模拟电路部分与现有技术的射频模拟部分电路原理相同，分别由两个匹配电感器11，12，两个谐振电感器21，22，耦合电感器3、PIN 二极管谐振电容阵列4组成。两个主谐振电路采用耦合电感器连接；两个匹配电感器作为两个经耦合电感器3连接的两个谐振电感器的输入、输出，分别与谐振电感器中间抽头输入端、输出端电连接；两个谐振电感器一端与外壳底座电连接，另一端与PIN 二极管谐振电容阵列4电连接组成主谐振电路。所有谐振电感器、匹配电感器、耦合电感器采用低损耗磁芯绕制，也可采用空芯线圈绕制。图2是现有实施例提供的高压驱动电路，当Dl为高电平时，APl输出为0V，当Dl为低电平时，APl输出为高压。图3中解码器根据存储器A8、A9给出的不同高低电平分别控制VCC、VBB同时供应某一通道，使得某通道工作。例当A8、A9都为低电平时，Y3090为低电平，Y9022、Y2251为高电平，Tl导通，T2、T3截止，使VCC3090有高电平即+3. 3V输出，VCC9022、VCC2251输出为OV ;同时VBB3090有高压(即+100V)输出，VBB9022、VBB2251无高压输出，Y3090通道工作；同样当A8为高电平、A9为低电平时，VCC9022、VBB9022有输出，Y9022通道工作；当A8、A9都为高电平时，VCC225UVBB2251有输出，Y2251通道工作。图4中解码器根据AS、A9给出的不同高低电平控制VCC供应某一通道，使得某通道工作。例当A8、A9都为低电平时，Y3090为低电平，Y9022、Y2251为高电平，Tl导通，T2、T3截止，使VCC3090有高电平即+3. 3V输出，VCC9022、VCC2251输出为0V，Y3090通道工作；同样当A8为高电平、A9为低电平时，VCC9022有高电平即+3. 3V输出，Y9022通道工作；当A8、A9都为高电平时，Y2251通道工作。由此比较图3、图4可知，图3中三个通道的VCC和VBB是分开控制的，而图4中三个通道中只有VCC是分开控制的，VBB是同时控制的。图5现有实施例提供的开关驱动电路和射频模拟部分原理图，由图中可知每个通道中都有一组(共10路)开关驱动电路控制此通道中每一路PIN 二极管导通或截止，使得此通道中的每一路谐振电容是否参与谐振。图6是本发实用新型实施例提供的开关驱动电路和射频模拟部分原理图，由于VBB是三个通道同时控制的，因此只需由一组(共10路)数字开关驱动电路控制三个通道中PIN 二极管导通或截止的电路图，当工作在Y3090通道时，一组(共10路)数字开关驱动电路控制Y3090通道中10路中PIN 二极管处于导通或截止状态，同样原理在Y9022、Y2251工作时，此组(共10路)数字开关驱动电路也可控制这两通道各10路中PIN 二极管处于导通或截止状态，从而实现了由一组(共10路)数字开关驱动电路控制三个通道PIN 二极管导通或截止的目的，这样就达到了 “小型化三合一”的效果。本实用新型还提供一种跳频电台，该跳频电台包括如上所述的数字调谐跳频滤波器。在数字调谐跳频滤波器体积大大减小的情况下，包括该数字调谐跳频滤波器的跳频电台的体积也相应减小了。上述实施例仅用以说明本实用新型的技术方案，不应认为是对本实用新型保护范围的限制。权利要求1.ー种数字调谐跳频滤波器，包括数字控制部分(10)和射频模拟部分(20)，其中数字控制部分包括数字跳频开关驱动电路(5)和数字存储与解码控制电路出)，其特征在于所述数字跳频开关驱动电路(5)由ー组开关驱动电路组成。
2.根据权利要求I所述的数字调谐跳频滤波器，其特征在于所述ー组开关驱动电路包括十路驱动电路。
3.根据权利要求2所述的数字调谐跳频滤波器，其特征在于所述每路驱动电路包括三个高压驱动三极管和四个电阻。
4.根据权利要求I所述的数字调谐跳频滤波器，其特征在于所述数字存储与解码控制电路(6)为flash Memory存储器与解码器或EEPROM存储器与解码器。
5.根据权利要求I所述的数字调谐跳频滤波器，其特征在于所述射频模拟部分包括PIN ニ极管谐振电容阵列(4)、耦合电感器(3)、第一匹配电感器(11)、第一谐振电感器(21)、第二匹配电感器(12)和第二谐振电感器(22)，其中所述第一匹配电感器(11)和第一谐振电感器(21)电连接，所述第二匹配电感器(12)和第二谐振电感器(22)电连接，所述第一谐振电感器(21)与第二谐振电感器(22)通过耦合电感器(3)电连接，所述第一谐振电感器(21)和第二谐振电感器(22)分别与PIN ニ极管谐振电容阵列(4)电连接。
专利摘要本实用新型提供一种数字调谐跳频滤波器，包括数字控制部分和射频模拟部分，其中数字控制部分包括数字跳频开关驱动电路和数字存储与解码控制电路，所述数字跳频开关驱动电路由一组开关驱动电路组成。本实用新型将现有技术中的一组开关驱动电路对应一个通道的传统模式改进为一组开关驱动电路对应所有通道的方式，从而使数字调谐跳频滤波器的体积减小，最终使跳频电台体积也大为降低，很好的满足了当前对通讯电台小型化的需求。
文档编号H03H9/46GK202424647SQ20112034485
公开日2012年9月5日 申请日期2011年9月15日 优先权日2011年9月15日
发明者于孝云, 麦绍伟 申请人:广东圣大电子有限公司