专利名称：数控跳频滤波器的制作方法
技术领域：
本实用新型涉及通信领域中的一种数控跳频滤波器模块器件，特别适用于抗干扰通信机作数控、宽范围、窄带快速选频预选器，也可用于通信中宽带、多信道间作快速切换模块器件。
背景技术：
众所周知无线通信机都是在预先规定的频带内进行收、发通信的。不同用途的通信机所使用的工作频率不同，为避免各个系统之间互相干扰，所有通信系统中都配备按自身工作频段设计的滤波器。滤波器是一种频率选择性部件，允许某段频率通过而阻止其他频率信号进入。普通滤波器的中心频率是固定的，只允许系统自身工作频带信号出入，而阻止带外频率信号通行。
固定频率通信机在现代通信中是非常脆弱的。随着通信技术的飞速发展，该类通信机的工作频率很容易被他人获取，从而发射相同频率的强信号实施干扰。这时，通信机中原有信道滤波器就会失去对系统的保护作用，因为它并不能识别相同频率的信号是否为有用信号，结果将使通信机信道阻塞而无法工作，使通信系统瘫痪。
捷变频通信可有效地避免他人捕获通信频率。该类通信机的工作频率是高速跳变的，跳变速度可达微秒量级，他人很难捕捉并实施干扰。此时要求系统中相应的滤波器中心频率也必须能够实现高速跳变，因此通信中实现频率跳变的滤波器就成为通信发展的关键技术。
发明内容
本实用新型所要解决的技术问题就是提供一种滤波器中心频率能实现高速跳变的数控跳频滤波器，且本实用新型还具有数据编码控制频率高速跳变，电路简单，性能可靠，便于集成系列化批量生产，成本价格低廉等特点。
本实用新型所要解决的技术问题由下列技术方案实现本实用新型它包括第一存储器1、第二存储器2、第一驱动器3、第二驱动器4、1至24组开关电路阵列由二级管D1-1至D1-24、D2-1至D2-24、电容C1-1至C1-24、电阻R1至R24构成，滤波器电路由电容阵列C2-1至C2-24、电感L1至L5、变压器B1、B2构成，其中第一、第二存储器1、2各入端1至8脚分别与数据端口A0至A7并接、各出端口10至15脚分别与第一、第二驱动器3、4各入端口1至6脚并接、各入端9脚接地端、各入端16脚并接电源+V端；第一、第二驱动器各出端9至14脚每脚并接两组开关电路阵列，每两组开关电路阵列二极管D1-1和D1-2、至D1-23和D1-24负极分别与第一、第二驱动器3、4出端9脚至14脚并接，各组开关电路阵列二极管D1-1至D1-24正极分别串接二极管D2-1至D2-24后再分别并接电阻R1至R24、及电容C1-1至C1-24一端，各组开关电路阵列的各电阻R1至R24另一端与电源+V端并接、各电容C1-1至C1-24另一端与地端并接，驱动器3、4各入端8脚接地端、各入端15脚与电源+V端并接，滤波器电路的电容阵列C2-1至C2-24各一端分别与1至24组开关电路阵列的二极管D1-1至D1-24正极和D2-1至D2-24负极并接，滤波器电路的电容阵列C2-1至C2-12各另一端并接后再与电感L2一端和变压器B1一端并接，滤波器电路的电容阵列C2-13至C2-24各另一端并接后再与电感L3一端和变压器B2一端并接，滤波器电路的变压器B1中心端串接电感L1后与第一出端口RF1连接，变压器B2中心端串接电感L5后与第二出端口RF2连接，变压器B1、B2另一端接地端、电感L2、L3另一端与电感L4一端并接，电感L4另一端接电端。
本实用新型所要解决的技术问题还可以通过以下措施达到本实用新型第一、第二存储器1、2、第一、第二驱动器3、4、1至24组开路电路阵列、及滤波器电路的各元器件集成封装在用钢、或铜、铝、可阀材料制作的外壳内，外壳结构长度尺寸5为40至65毫米，宽度尺寸6为20至4毫米，高度尺寸7为10至20毫米。
本实用新型封装外壳表面镀覆金、或银、铜、锡、镍、铅锡合金材料镀覆层。封装外壳底面封装两排引线管脚结构，第一排引线管脚为第1至21脚、第二排引线管脚为第22至42脚，其中第1脚、21脚为第一、第二出端口RF1、RF2射频出入脚、第4、17脚为电源+V入端脚、第14脚为悬空脚、第6至13脚为数据端口A0至A7控制脚、第2、3、5、15、16、18、19、20、22至42脚为地端脚。
本实用新型相比背景技术有如下优点1、本实用新型采用改变1至24组开关电路阵列和电容阵列C2-1至C2-24的组合，达到改变滤波器中心谐振频率，实现滤波器中心频率高速跳变的目的。
2、本实用新型采用存储器1、2选择存储开关控制码，达到数据编码控制滤波器中心频率高速跳变目的，实现数控跳频滤波输出。
3、本实用新型采用集成电路工艺封装，电路简要，性能可靠，便于集成系列化批量生产，价格低廉，能普及应用于各类通信机中。
图1是本实用新型的电原理图。
图2是本实用新型集成封装外壳结构示意图。
具体实施方式
参照图1，本实用新型它包括第一存储器1、第二存储器2、第一驱动器3、第二驱动器4、1至24组开关电路阵列由二极管D1-1至D1-24、D2-1至D2-24、电容C1-1至C1-24、电阻R1至R24构成，滤波器电路由电容阵列C2-1至C2-24、电感L1至L5、变压器B1、B2构成，图1是本实用新型的电原理图，实施例按图1连接线路，其中第一、第二存储器1、2作用是选择、存储开关控制码。在各存储器1、2的1至8脚外接数控端口，提供数字控制输入端，即通称为调谐端，各存储器1、2的10至15脚输出开关控制码，分别输入至第一、第二驱动器3、4各入端1至6脚，本实用新型两块存储器1、2输入端并联，共同组成8位输入端，16位输出端，实施例只用其12位输出端。第一、第二驱动器3、4各出端9至14脚构成12路驱动输出，每路驱动输出驱动两组开关电路阵列。本实用新型1至24组开关电路阵列的开关由二极管D1-1至D1-24、D2-1至D2-24构成。各组开关电路阵列的电源+V入端、电阻R1至R24及驱动器2、3各出端9至14脚构成开关直流通路，为开关二极管提供正、反向偏压，确保开关二极管导通(打开)或截止(关闭)，电容C1-1至C1-24提供交流旁路。其中一组开关电路阵列实施例工作原理如下当存储器1出端15脚为高电平，驱动器3入端6脚为高电平，出端9脚输出为低电平，此时电流经过电源+V端、电阻R1、二极管D1-1及D2-1至驱动器3输出端9脚，二极管D1-1、D2-1正向导通，开关处于闭合状态，参与谐振的滤波器电容阵列C2-1被选中，此时交流分量经电容C2-1、二极管D1-1-、电容C1-1到地端，形成滤波回路。反之，当存储器1出端15脚为低电平时，不能形成滤波回路。其他各组开关电路阵列工作原理相同，实施例采用8bit并行码控制字即能产生256个滤波器中心频率点，电源+V为外接电源。
本实用新型滤波器电路的电感L1、L5为滤波器输入输出耦合电感，与变压器B1、B2共同组成输入输出匹配电路，其中电感L2、L3、L4及电容阵列C2-1至C2-24构成谐振器，通过改变电容阵列C2-1至C2-24组合，达到改变滤波器谐振中心频率，而改变电容C2-1至C2-24组合是由各组开关电路阵列的二极管开关完成，电容组合共有212种，即4096种，实施例按照一定的规律只挑选其中满足谐振中心频率的部分组合，每种组合选择由存储器1、2输入的并行码控制字确定。
本实用新型第一、第二存储器1、2，第一、第二驱动器3、4、1至24组开关电路阵列、及滤波器电路的各元器件采用集成电路工艺集成封装在用钢、或铜、铝、可阀材料制作的外壳内，图2是本实用新型封装外壳结构示意图，实施例采用钢材料制作封装外壳。外壳结构长度尺寸5为40至65毫米，宽度尺寸6为20至40毫米、高度尺寸7为10至20毫米，实施例外壳结构尺寸制作成长×宽×高为40×20×10毫米。为增加封装外壳抗腐蚀和美观，封装外壳表面镀覆金、或银、铜、锡、镍、铅锡合金材料镀覆层，实施例外壳采用铅锡合金材料镀覆层。
本实用新型封装外壳底面封装两排引线管脚结构，第一排、第二排引线管脚分别为第1至21脚、第22至42脚，其中第1、21脚为第一、第二出端口RF1、RF2射频入出脚，第4、17脚为电源+V入端脚，第14脚为悬空脚，第6至13脚为数据端口A0至A7控制脚，第2、3、5、15、16、18、19、20、22至42脚为地端脚。
本实用新型简要工作原理如下第一、第二存储器1、2输入端1至8脚各输入8bit并行码控制字，能产生28(256)种地址状态，即可对应256个滤波器中心频率点，1至24组开关电路阵列在驱动3、4驱动下按一定的精度产生各滤波器中心频率所需电容阵列C2-1至C2-24组合电容量，与滤波器电路的入/出匹配电路一起构成各频率点处的滤波特性，并由8bit并行码控制字实现对1至24组开关电路阵列及滤波器电路的电容阵列C2-1至C2-24实现数字调谐，达到数控跳频滤波输出目的。
权利要求1.一种数控跳频滤波器，其特征在于它包括第一存储器(1)、第二存储器(2)、第一驱动器(3)、第二驱动器(4)、1至24组开关电路阵列由二级管D1-1至D1-24、D2-1至D2-24、电容C1-1至C1-24、电阻R1至R24构成，滤波器电路由电容阵列C2-1至C2-24、电感L1至L5、变压器B1、B2构成，其中第一、第二存储器(1)、(2)各入端1至8脚分别与数据端口A0至A7并接、各出端口10至15脚分别与第一、第二驱动器(3)、(4)各入端口1至6脚并接、各入端9脚接地端、各入端16脚并接电源+V端；第一、第二驱动器各出端9至14脚每脚并接两组开关电路阵列，每两组开关电路阵列二极管D1-1和D1-2、至D1-23和D1-24负极分别与第一、第二驱动器(3)、(4)出端9脚至14脚并接，各组开关电路阵列二极管D1-1至D1-24正极分别串接二极管D2-1至D2-24后再分别并接电阻R1至R24、及电容C1-1至C1-24一端，各组开关电路阵列的各电阻R1至R24另一端与电源+V端并接、各电容C1-1至C1-24另一端与地端并接，驱动器(3)、(4)各入端8脚接地端、各入端15脚与电源+V端并接，滤波器电路的电容阵列C2-1至C2-24各一端分别与1至24组开关电路阵列的二极管D1-1至D1-24正极和D2-1至D2-24负极并接，滤波器电路的电容阵列C2-1至C2-12各另一端并接后再与电感L2一端和变压器B1一端并接，滤波器电路的电容阵列C2-13至C2-24各另一端并接后再与电感L3一端和变压器B2一端并接，滤波器电路的变压器B1中心端串接电感L1后与第一出端口RF1连接，变压器B2中心端串接电感L5后与第二出端口RF2连接，变压器B1、B2另一端接地端、电感L2、L3另一端与电感L4一端并接，电感L4另一端接电端。
2.根据权利要求1所述的数控跳频滤波器，其特征在于第一、第二存储器(1)、(2)、第一、第二驱动器(3)、(4)、1至24组开路电路阵列、及滤波器电路的各元器件集成封装在用钢、或铜、铝、可阀材料制作的外壳内，外壳结构长度尺寸(5)为40至65毫米，宽度尺寸(6)为20至4毫米，高度尺寸(7)为10至20毫米。
3.根据权利要求1或2所述的数控跳频滤波器，其特征在于封装外壳表面镀覆金、或银、铜、锡、镍、铅锡合金材料镀覆层。
4.根据权利要求3所述的数控跳频滤波器，其特征在于封装外壳底面封装两排引线管脚结构，第一排引线管脚为第1至21脚、第二排引线管脚为第22至42脚，其中第1脚、21脚为第一、第二出端口RF1、RF2射频出入脚、第4、17脚为电源+V入端脚、第14脚为悬空脚、第6至13脚为数据端口A0至A7控制脚、第2、3、5、15、16、18、19、20、22至42脚为地端脚。
专利摘要本实用新型公开了一种数控跳频滤波器，它涉及通信领域中的一种数控跳频滤波器模块器件。它由存储器、驱动器、1至24组开关电路阵列、滤波器电路构成。它采用并行码控制字使存储器产生256个滤波器中心频率点地址码，输入驱动器驱动开关电路阵列，由开关电路阵列完成滤波器电容阵列的组合，达到数控改变谐振频率，实现数控跳频滤波输出目的。本实用新型还具有高速跳变、电路简单、性能可靠，便于集成化生产，成本低廉等特点，特别适用于抗干扰通信机作数控、宽范围、窄带快速选频预选器，及多信道间快速切换部件。
文档编号H04K3/00GK2655528SQ03269828
公开日2004年11月10日 申请日期2003年8月20日 优先权日2003年8月20日
发明者李宏军, 刘宗武, 要志宏, 李国军, 汤炜, 刘晓红, 郑升灵, 李明武, 乐柏林, 许悦, 王志会 申请人:中国电子科技集团公司第十三研究所