专利名称：一种抗干扰保护电路的制作方法
技术领域：
本实用新型涉及ー种抗干扰保护电路，属于电カ电子技术领域。
背景技术：
绝缘栅双极晶体管(IGBT)具有较高的电流容量及电压耐量，其开关频率高，导通饱和压降低，输入阻抗高，驱动简单，故在较高频率的大、中功率设备(如变频器、UPS电源、高频焊机等)应用中占据了主导地位。驱动电路作为控制电路与功率电路之间的桥梁，在充分利用IGBT的性能及提高功率系统可靠性、稳定性方面起着至关重要的作用。如图I为传统的驱动电路原理图，HCPL316J (Ul)是ー款带短路保护功能、欠压锁定功能、软关断等功能的驱动芯片，含驱动芯片HCLP316J的驱动电路成本低且易于实现。 不过含驱动芯片HCLP316J的驱动电路的短路保护功能存在过于灵敏，容易受到干扰而误动作的缺点，特别是在进行电磁兼容静电放电试验过程中。传统的解决办法是增大电容C2的容值，增强对噪声的滤波效果。不过此种方法并不能从根本上解决短路保护误动作的问题，而且如果电容C2容值过大，会使得短路保护的响应时间加长，从而可能引起IGBT因为短路保护不及时而损坏。
发明内容本实用新型的目的是提供一种抗干扰保护电路，克服现有技术的不足，它的抗干扰能力强、短路保护响应时间短且可靠性高。本实用新型的目的是这样来达到的ー种抗干扰保护电路，其特征在于包括驱动电路及抗干扰电路，抗干扰电路分别与驱动电路和微处理器MCU连接，驱动电路与微处理器MCU和IGBT功率模块连接，所述的抗干扰电路包括电阻R5及晶体管Q2，晶体管Q2的发射极和电阻R5的一端与微处理器MCU的FAULT脚连接，晶体管Q2的基极接驱动电路，电阻R5的另一端与信号电源Vccl连接，晶体管Q2的集电极与信号地连接。本实用新型所述的驱动电路包括驱动芯片U1、电阻R1-R4、电容Cl、C2、ニ极管Dl和稳压管VDl，其中驱动芯片Ul采用HCPL316J，驱动芯片Ul的5脚与微处理器MCU的RESET脚连接，驱动芯片Ul的1、3脚与信号电源Vccl连接，驱动芯Ul的2脚接电阻Rl的一端，电阻Rl的另一端接微处理器MCU的PWMl脚，电容Cl的一端和驱动芯片Ul的6脚与抗干扰电路中的晶体管Q2的基极连接，电容C2、电阻R2的一端接驱动芯片Ul的14脚，驱动芯片Ul的12、13脚接信号电源Vcc2，驱动芯片Ul的11脚接电阻R3的一端，电阻R3的另ー端、电阻R4的一端和稳压器VDl的阴极与IGBT功率模块中的晶体管Ql的基极G连接，电阻R2的另一端接ニ极管Dl的阳极，ニ极管Dl的阴极与IGBT功率模块中的晶体管Ql的集电极C和ニ极管D2的阴极连接，电容Cl、C2的另一端、驱动芯片Ul的8、9、10、16脚、电阻R4的另一端、稳压管VDl的阳极和IGBT功率模块中的晶体管Ql的发射极、ニ极管D2的阳极共同接地。本实用新型由于采用上述技术方案，通过对控制信号回路分割，减短易受干扰的回路走线，使得系统的抗干扰能力提高，以避免増大电容C2后引起的因短路保护响应时间加长而使得IGBT短路损坏的问题，提高了驱动电路的可靠性。
图I为本实用新型现有技术电路图。图2为本实用新型的ー个实施例电路图。
具体实施方式
为了使公众能充分了解本实用新型的技术实质和有益效果，申请人将在
以下结合附图对本实用新型的具体实施方式
详细描述，但申请人对实施例的描述不是对技术方案的限制，任何依据本实用新型构思作形式而非实质的变化都应当视为本实用新型的保护范 围。请參阅图2，一种抗干扰保护电路，包括驱动电路及抗干扰电路，所述的抗干扰电路包括电阻R5及晶体管Q2，晶体管Q2的基极与驱动芯片Ul的6脚相连接，晶体管Q2的集电极与信号地连接，晶体管Q2的发射极与电阻R5的一端相连接，电阻R5的另一端与信号电源Vccl连接，晶体管Q2和电阻R5的连接点与微处理器MCU的FAULT功能引脚相连。所述的驱动电路包括驱动芯片U1、电阻R1、R2、R3、R4、电容C1、C2、ニ极管Dl和稳压管VDl。所述驱动芯片Ul采用HCPL316J。通过晶体管Q2和电阻R5将驱动电路的驱动芯片Ul的FAULT信号输出连接到微处理器MCU的ー个大的电气回路分割成两个小的电气回路，使得噪声不能因为驱动芯片Ul的6脚与微处理器MCU之间的电气回路过大而干扰到驱动芯片Ul内部产生FAULT信号的触发器，从而保证驱动芯片Ul (即HCPL316J)的短路保护功能不会因为噪声引起误动作，以及避免増大电容C2后引起的因短路保护响应时间加长而使得IGBT短路损坏的问题，提高了驱动电路的可靠性。本实用新型另ー实施例为晶体管Q2可以使用MOS管替代。
权利要求1.ー种抗干扰保护电路，其特征在于包括驱动电路及抗干扰电路，抗干扰电路分别与驱动电路和微处理器MCU连接，驱动电路与微处理器MCU和IGBT功率模块连接，所述的抗干扰电路包括电阻R5及晶体管Q2，晶体管Q2的发射极和电阻R5的一端与微处理器MCU的FAULT脚连接，晶体管Q2的基极接驱动电路，电阻R5的另一端与信号电源Vccl连接，晶体管Q2的集电极与信号地连接。
2.根据权利要求I所述的ー种抗干扰保护电路，其特征在于所述的驱动电路包括驱动芯片U1、电阻R1-R4、电容C1、C2、ニ极管Dl和稳压管VD1，其中驱动芯片Ul采用HCPL316J，驱动芯片Ul的5脚与微处理器MCU的RESET脚连接，驱动芯片Ul的1、3脚与信号电源Vccl连接，驱动芯Ul的2脚接电阻Rl的一端，电阻Rl的另一端接微处理器MCU的PWMl脚，电容Cl的一端和驱动芯片Ul的6脚与抗干扰电路中的晶体管Q2的基极连接，电容C2、电阻R2的一端接驱动芯片Ul的14脚，驱动芯片Ul的12、13脚接信号电源Vcc2，驱动芯片Ul的11脚接电阻R3的一端，电阻R3的另一端、电阻R4的一端和稳压器VDl的阴极与IGBT功率模块中的晶体管Ql的基极G连接，电阻R2的另一端接ニ极管Dl的阳极，ニ极管Dl的阴极与IGBT功率模块中的晶体管Ql的集电极C和ニ极管D2的阴极连接，电容C1、C2的另一端、驱动芯片Ul的8、9、10、16脚、电阻R4的另一端、稳压管VDl的阳极和IGBT功率模块 中的晶体管Ql的发射极、ニ极管D2的阳极共同接地。
专利摘要一种抗干扰保护电路，属于电力电子技术领域。包括驱动电路及抗干扰电路，抗干扰电路分别与驱动电路和微处理器MCU连接，驱动电路与微处理器MCU和IGBT功率模块连接，所述的抗干扰电路包括电阻R5及晶体管Q2，晶体管Q2的发射极和电阻R5的一端与微处理器MCU的FAULT脚连接，晶体管Q2的基极接驱动电路，电阻R5的另一端与信号电源Vcc1连接，晶体管Q2的集电极与信号地连接。优点通过对控制信号回路分割，减短易受干扰的回路走线，使得系统的抗干扰能力提高，以避免增大电容C2后引起的因短路保护响应时间加长而使得IGBT短路损坏的问题，提高了驱动电路的可靠性。
文档编号H03K17/567GK202488417SQ20122005778
公开日2012年10月10日 申请日期2012年2月22日 优先权日2012年2月22日
发明者李福 , 王峰, 陆晓峰 申请人:常熟开关制造有限公司(原常熟开关厂)