具有往复转换结构的模数转换器的制作方法

专利名称：具有往复转换结构的模数转换器的制作方法
技术领域：
本发明涉及用于无线通信系统的模数转换器(ADC)。
技术背景现代射频(RF)通信系统采用高级信号调制技术用数字基带信 号对载波频率进行调制。这些调制技术包括例如相移键控调制 (PSK)、 二进制相移键控调制(BPSK)、正交相移键控调制(QPSK)、 频移键控调制(FSK)和最小频移键控调制(MSK)。数字调制技术 和模拟调制技术相比，可以改进系统性能、降低成本、提高可靠性、 增大容量并增强安全性。然而，这些改进是以增加系统复杂性为代价 的，特别是射频收发机设计的复杂性。使用数字调制技术发射数据要求随后在数字域对所接收到的数 据进行解调。这样，在存在许多如多径干扰、码间干扰、衰落等实际 的非理想情况时，可以使用成熟的数字信号处理(DSP)技术来改进 数据接收。对于数据接收，天线接收到来的RF信号，对其进行放大、转换 成较低频率、进行滤波，然后从模拟域转换到数据域，以进一步处理 并最终解调。频率转换成基带频率时，接收路径分为两个并行的路径。 这一步骤通常由正交下变频实现，得到到来数据的同相分量(通常称 为I信道)和正交分量(通常称为Q信道)。随后，用两个并行的匹 配良好的信号路径对I信道和Q信道同时进行处理。通过用两个并行 的匹配良好的信号路径处理信号，将两个信道在数字域再次组合时， 频率转换或者下变频混频中不希望出现的内容会被抵消。然而，该抵 消措施的效果从根本上来讲受两个并行的信号路径I和Q的增益及相 位失配(也称为I-Q失配)量的限制。取决于接收机的结构(例如外差接收机、零差接收机或者镜像信
号消除接收机)，I-Q失配可以极大地影响系统性能。可容许的I一Q 失配随接收机结构而不同。通常，镜像信号消除系统和零差系统比外 差系统更敏感。任何情况下，I一Q失配都使得在数字域重新组合信 道时，镜像频率不能完全抵消。镜像频率的不完全抵消降低了期望频 带的信噪比(SNR),从而导致次优接收性能。信道I和Q之间失配的来源有多种。例如，本地振荡器的增益和 相位失配贡献了失配项。此外，两个信号路径中的每一级都对总体失 配有贡献。 一些失配源是静态的，其他失配源则可以随时间变化，从 而使得跟踪并补偿失配更为困难。例如，可能特别难于补偿由ADC 引起的失配，其中参考电压失配随工作温度而变化。发明内容通常，本发明旨在提出一种无线通信系统中使用的接收机。接收 机极大地降低或消除了接收信号的同相(I)分量和正交(Q)分量之 间的失配。这通过在模拟I分量和Q分量之间共享(或称往复转换 (ping-ponging))模数转换器(ADC)而实现。通过在I分量和Q分 量之间共享流水线型(pipelined) ADC，由流水线型ADC中的同一 个电路处理I分量和Q分量，从而消除了许多显著的I一Q失配源。 这样，可以大大降低对性能产生不良影响的I分量和Q分量失配。同 时，系统复杂性和成本也得到减小，因为接收机不是使用分开的ADC 处理I分量和Q分量，而是使用一个ADC来处理I分量和Q分量。例如，接收机包括数据转换器，用于将接收的信号从模拟域转换 到数字域，以进行数字信号处理和解调。数据转换器包括第一和第 二采样及保持(S/H)电路，这两个电路同时分别采样I和Q分量； 处理I分量和Q分量的公共流水线型ADC;以及复用器，用于在给 定时刻将S/H电路的输出之一提供给公共ADC。公共ADC在I分量 和Q分量之间的往复转换通过复用器的操作实现。因为接收机使用 一个ADC来处理I分量和Q分量，公共ADC的工作速度大约是S/H 电路和复用器工作速度的两倍。然而，极大地降低了I一Q失配，因 为I分量和Q分量用公共流水线型ADC中的同一个电路进行处理， 所以可以节约大约50%的面积。为了进一步减小失配，S/H电路在电 路块上可以彼此相邻放置。还可以简化时钟布线，因为时钟路径只需 要本地匹配，不需要控制两个独立ADC之间的时钟偏移。这样，本 发明提高了系统性能，同时降低了系统复杂度、成本、功耗和模片面 积。本发明还可以扩展到四路往复转换结构以及更高阶的往复转换 结构，例如8路往复转换、12路往复转换等。 一些实施例中，可以 在往复转换结构之前包括切换网络，以消除由于S/H电路的^配带来 的失配效应。对于四路往复转换结构，切换网络可以轮换由S/H电路 对哪个输入信号采样。切换网络可以根据随机控制顺序轮换输入信 号。这样，对输出解复用器应用同样的随机序列，以分开单个的信号 流。在其他实施例中，可以用并行信号路径计算接收信号的最高有效 位(MSB)，而可以通过复用到一个流水线来计算最低有效位(LSB)。 这种情况下，可以将模拟I和Q分量分别馈给第一和第二 ADC，同 时计算MSB。第一和第二 ADC的输出可以复用到计算LSB的共同 ADC。这样，可以根据接收机的要求随同流水线型ADC实现复用器。尽管本公开中参考无线接收机描述本发明，但是本发明通常可用 于需要匹配良好的采样ADC以数字化并行数据路径的任何接收机应 用。可以组合(即复用)的信道数量仅仅受共享的流水线型ADC的 时钟频率的限制。一个实施例中，本发明提出了一种方法，包括接收信号，将该 信号转换成模拟同相(I)分量和模拟正交(Q)分量，将模拟I分量 和Q分量施加至共同的模数转换器(ADC)。另一个实施例中，本发明提出了一种通信装置，包括接收机， 用于接收信号；下变频器，其将该信号转换成模拟同相(I)分量和 模拟正交(Q)分量；以及共同的模数转换器(ADC)，其将模拟I 分量转换成数字I分量并将模拟Q分量转换成数字Q分量。另一个实施例中，本发明提出了一种方法，包括接收第一信号； 接收第二信号；将第一信号转换成第一模拟同相(I)分量和第一模
拟正交(Q)分量；将第二信号转换成第二模拟同相(I)分量和第二 模拟正交(Q)分量；将第一模拟I和Q分量以及第二模拟I和Q分 量施加到共同的模数转换器(ADC)。另一个实施例中，本发明提出一种设备包括接收第一信号和 第二信号的接收机；下变频器，其将第一信号转换成第一模拟同相(I) 分量和第二模拟正交(Q)分量，并将第二信号转换成第二模拟同相 (I)分量和第二模拟正交(Q)分量；以及共同的模数转换器(ADC)， 其将第一和第二模拟I分量转换成相应的第一和第二数字I分量，并 将第一和第二模拟Q分量转换成相应的第一和第二数字Q分量。本发明有一种或多种益处。例如，和包括用于每个并行信号的独 立ADC的接收机不同，本发明提供了包括用于并行信号的共同ADC 的接收机。对于两路往复转换结构，模拟I分量和模拟Q分量被复用 到共同的流水线ADC。因而，流水线分量中的任何失配对于I分量 和Q分量是共同的，因而，极大地消除了许多显著的失配因素，包 括静态失配因素和时变失配因素。两个S/H电路可以在电路板上彼此 相邻放置，以进一步使I一Q失配最小化。此外，接收机大约可以节省50%的面积，因为消除了额外的ADC 和相关的外部元件。因而，接收机可以大约降低30 50%的功耗。 此外，因为时钟路径只需要本地匹配而不需控制独立ADC之间的时 钟偏移，所以时钟布线得以简化。接收机也可以包括闭环校准技术，用来校正之前的增益和滤波级 的I一Q失配，精度得以提高，校正范围得以降低。更具体地，因为 由共同ADC使得数值I和Q分量的匹配得以增加，闭环校准技术表 现出精度的改进和校正范围的降低。下文参考附图对本发明的细节和一个或更多实施例进行描述。根 据说明书、附图和权利要求书，可以清楚本发明的其他特征、目标和 益处。


图1的框图示出无线通信系统中的示例发射机和接收机。 图2的框图示出接收机的2X1往复转换模数转换器(ADC)。 图3示出流水线型2X 1往复转换ADC的时序波形。 图4的框图示出2X1往复转换ADC的一级。 图5的框图示出4X1往复转换ADC。 图6示出4X 1往复转换ADC的时序波形。 图7的框图示出具有往复转换网络的4X 1往复转换ADC。 图8的框图示出具有嵌入在ADC更深处的复用电路的2X 1往复 转换ADC。图9的流程图示出包括往复转换ADC的接收机的示例操作。
具体实施方式
通常，本发明涉及用于无线通信系统的接收机。该接收机极大地 降低或消除了接收的无线信号的同相(I)分量和正交(Q)分量之间 的失配。这通过在模拟I分量和Q分量之间共享或者"往复转换"一 个模数转换器实现。通过在I分量和Q分量之间共享流水线型ADC， 由流水线型ADC中的同一个电路处理I分量和Q分量，从而消除了 许多显著的I一Q失配源。这样，可以大大降低对性能产生不良影响 的I分量和Q分量失配。同时，系统复杂性和成本也得到减小，因为 接收机不是使用分开的ADC处理I分量和Q分量，而是使用 一个ADC 来处理I分量和Q分量。和通常的使用分开的ADC利用两个并行路径将模拟I分量和Q 分量转换成数字I分量和Q分量不同，本公开描述了包括将模拟I分 量转换成数字I分量并将模拟Q分量转换成数字Q分量的共同ADC 的接收机。因为由共同ADC内的同一个电路处理I分量和Q分量， 所以I分量和Q分量经历同样的不理想状况。因而，由共同ADC产 生的数字I分量和Q分量之间的失配可以被极大降低或消除。工作中，用天线接收无线信号，进行放大，转换成较低频率，滤 波，然后转换到数字域以进一步处理并滤波。将接收的无线信号转换 或下变频到较低频率时，接收路径分为两个并行路径。具体而言，可 以使用正交下变频转换对信号进行下变频，以将信号转换成接收信号 的I分量和Q分量。例如，接收机包括数据转换器，用于将接收的信号从模拟域转换 到数字域，以进行数字处理和解调。数据转换器包括第一和第二采样 及保持(S/H)电路、复用器、共同的ADC。第一和第二S/H电路同 时分别采样I信道和Q信道，并且可以在电路板上彼此相邻放置，以 降低S/H电路之间的失配。特定时刻，复用器将S/H电路的一个输出 施加至共同的ADC，即，在时间交错的基础上，施加S/H电路的输 出。这样，共同ADC在I分量和Q分量之间的往复转换通过复用器 的操作实现。共同ADC包括流水线型ADC，其包括多个相同的级， 每一级执行相同操作。因为流水线型ADC处理I分量和Q分量，所 以流水线型ADC的操作频率是S/H电路和复用器操作频率的两倍。 然而，I一Q失配得以显著降低，因为用共同ADC上的同一电路处理 I分量和Q分量，而且，可以节省大约50%的面积，因为消除了使用 通常的接收机所需的另一个额外ADC和与额外ADC相关的外部元 件。除了大大降低I一Q失配以外，本发明还可以简化时钟布线。具 体而言，因为时钟路径只需要本地匹配而不需控制独立ADC之间的 时钟偏移，所以时钟布线得以简化。因为消除了额外的ADC和相关 的外部元件，还可以大约降低30 50%的模拟功耗。这样，本发明 提高了系统性能，同时降低了系统复杂性、成本、功耗和模片面积。本发明还可以扩展到四路往复转换结构以及更高阶的往复转换 结构。对于四路往复转换结构，与包括四个独立并行ADC的接收机 相比，本发明节省大约75Q^的面积。本发明可以扩展到更高阶结构， 例如8路往复转换、12路往复转换等。一些实施例中，可以在往复转换结构之前包括切换网络，以消除 由于S/H电路的失配带来的失配效应。对于四路往复转换结构，切换 网络可以轮换由S/H电路采样哪个输入信号。切换网络可以根据随机 控制顺序轮换输入信号。这样，对输出解复用器应用同样的随机序列， 以分开单个的信号流。在其他实施例中，可以用并行信号路径计算接收信号的最高有效 位(MSB)，而可以通过复用到一个流水线来计算最低有效位(LSB)。 这种情况下，可以将模拟I和Q分量分别馈给第一和第二 ADC，同 时计算MSB。第一和第二 ADC的输出可以复用到计算LSB的共同 ADC。这样，可以根据接收机的要求随同流水线型ADC实现复用器。尽管本公开中参考无线接收机描述本发明，但是本发明通常可用 于需要匹配良好的采样ADC以数字化平行数据路径的任何接收机应 用。可以组合(即复用)的信道数量仅仅受共享的流水线型ADC的 时钟频率的限制。图1的框图示出无线通信系统(10)，其大大降低或消除了接收 的无线信号的同相(I)分量和正交(Q)分量之间的失配。失配的降 低通过在两个并行信号路径间共享或"往复转换"模数转换器(ADC) 实现。虽然本发明通常可用于需要匹配良好的采样ADC以数字化平 行数据路径的任何应用，但是本公开描述将本发明用于无线通信系 统，特别是无线通信系统中使用的接收机。系统10包括通过无线通信信道4与接收机6通信的发射机2。 发射机可以釆用先进的信号调制技术用数字基带信号调制载波频率。 发射机2可以例如使用相移键控调制(PSK)、 二进制相移键控调制 (BPSK)、正交相移键控调制(QPSK)、频移键控调制(FSK)和最 小频移键控调制(MSK)和其他调制技术。和模拟技术相比，使用 数字可以提高系统性能、降低成本、提高可靠性、增大容量并增加安 全性。然而，这些改进是以增加系统复杂度尤其是收发机设计的复杂 度为代价的。两种情况下，发射机2在信道4上发射无线信号，信道 4可能造成多径干扰、码间干扰、衰落和其他非理想信号状况。接收机6接收数字调制的无线信号，并将接收的模拟信号转换成 数字信号以进行数字信号处理来消除信道4的影响，并在数字域解调 接收的信号。接收机6包括天线(未示出)、放大器12、本地振荡器 14、滤波器16、数据转换器18、数字信号处理器(DSP) 20和解调 器22。(未示出的)天线接收的无线信号分别由放大器12放大，由 本地振荡器14转换成比接收信号低的频率，由滤波器16滤波把以消 除镜像频率和由转换成较低频率的频率转换所产生的其他谐波，由数 据转换器18从模拟域转换到数字域以由DSP 20进行数字信号处理并 由解调器22解调。具体而言，放大器12放大接收的信号以补偿信道4的信号损耗。 本地振荡器14将放大器12的输出转换或下变频到比接收信号的频率 低的频率。例如，本地振荡器14可以包括调到固定中频或者基带频 率的正交可调振荡器。因而，在频率转换(即正交下变频)时，接收 的信号分成两个并行路径，即接收的无线信号的I分量和Q分量。I分量和Q分量之间的增益和相位失配称为I一Q失配。I一Q失 配对系统10的性能产生负面影响，具体而言，影响接收机6。 I一Q 失配的影响通常取决于接收机结构，例如外差接收机、零差接收机或 者镜像消除接收机。接收机6可以用外差接收机、零差接收机或者镜 像消除接收机来实现。通常，镜像信号消除系统和零差系统比外差系 统更敏感。任何情况下，I一Q失配都使得在数字域重新组合信道时， 镜像频率不能完全抵消。镜像频率的不完全抵消降低了期望频带的信 噪比(SNR)，从而导致次优接收性能。信道I和Q之间失配的来源有多种。例如，本地振荡器14的增 益和相位失配贡献了失配项。滤波器16和信道I和Q中的两个并行 信号路径中的每一级都对I一Q失配有贡献。一些I一Q失配源是静态 的，其他失配源则可以随时间变化，从而使得跟踪并补偿失配更为困 难。例如，可能特别难于补偿由ADC引起的失配，其中参考电压失 配随工作温度而变化。和用两个并行的匹配良好的信号路径同时处理I信道和Q信道的 通常的无线接收机不同，接收机6在I分量和Q分量之间共享一个 ADC。通过在I分量和Q分量之间共享或往复转换ADC，极大降低 或消除了 I一Q失配。为了清楚的表现系统10特别是接收机6的益处， 下面对典型无线接收机的操作进行描述，随后描述无线接收机6的操 作。典型的无线接收机通常使用包括流水线型ADC的数据转换器进 行模数转换，因为流水线型ADC可以高速操作，同时功耗较低，和 其他高速结构比占有较少面积。具体而言，数据转换器通常包括采样 及保持(S/H)电路、流水线型ADC、定时控制器。操作时，将模拟 输入施加至S/H电路。采样时钟驱动定时控制器，定时控制器控制采 样速率和S/H电路的定时。S/H电路的输出被施加到流水线型ADC。 流水线型ADC包括多个相同的极，每一极执行相同的操作。流水线 型ADC的一级包括ADC、 DAC、误差累加电路和放大器。通常，流 水线型ADC的第一级接收来自S/H电路的模拟采样并将输入施加至 ADC和误差累加电路。ADC输出k个数字位，DAC将数字输出位转 换成再次转换的模拟信号，以施加至误差累加电路。误差累加电路将 再次转换的模拟信号从原始采样模拟信号中减去，以产生误差信号， 该误差信号被施加至放大器。模拟ADC的下一级接收放大器的输出 作为输入。因为接收的信号在转换成较低频率的下变频过程中被转换成I分 量和Q分量，需要独立的ADC来数字化每个分量。具体而言，为了 同时处理I分量和Q分量，典型的接收机利用两个并行、匹配良好的 信号路径。每个信号路径包te滤波器、包括流水线型ADC的数据转 换器、DSP和解调电路。这样，在数字域重新组合两个分量时，典型 的无线接收机将下变频转换所产生的不希望出现的副产品抵消掉。然 而，该抵消结构的效果从根本上来讲受两个并行信号路径的I一Q失 配量的限制。换句话说，典型的无线接收机存在由下变频转换、滤波 器以及流水线型ADC的每一级带来的失配。例如，匹配两个独立的数据转换器，具体而言为匹配两个流水线 型ADC是有问题的。这是因为每个数据转换器包括完整的系统，其 通常为一个单独的电路块。这样，数据转换器中需要匹配的敏感模拟 块，例如S/H电路和放大器，通常不能相邻放置。通过将两个数据转 换器物理上交错放置并且将敏感块相邻放置实质上消除了数据转换 器之间的失配。然而，物理上交错两个数据转换器将布图和布线复杂 度增加了大约两倍或者更大。改进两个独立数据转换器的I一Q失配的其他技术要求使用更大 的器件面积来使器件失配最小化。然而，考虑到所要求的高速操作， 在数据转换器的一个路径中使用更大的器件面积是不可行的。
不能利用更大的器件面积的情况下，可以使用闭环校准技术来测 量和补偿两个独立数据转换器之间的增益和相位失配项。然而，这种 闭环校准技术增加了复杂度和控制。此外，大部分闭环校准技术具有 有限的校准范围，通常只在闲置模式才被激活。这样，在数据转换器 闲置和正常模式之间的操作点的任何变化都没有得到校准。和通常的无线接收机不同，接收机6共享一个数据转换器，具体 而言，在接收信号的I分量和Q分量之间共享一个ADC。通过在I 分量和Q分量之间共享一个ADC，由数据转换器内的同一个电路对 I分量和Q分量进行处理，从而消除了 I一Q失配的许多限制因素。 这样，无线接收机可以提高系统性能，同时降低系统复杂度、成本、 功耗和接收机6的外部元件。然而，这些改进要求模拟流水线ADC 和数字误差校正电路以两倍于数据转换器内的S/H电路和复用器的 速度操作。例如，本发明可以简化时钟布线，因为时钟路径只需要本地匹配 而无需控制两个独立数据转换器之间的偏移。另外，本发明可以将面 积降低大约50%，因为接收机6包括一个ADC而不是两个独立的 ADC。还消除了和额外ADC相关的外部元件。 一些实施例中，接收 机6可以将模拟功耗降低大约30 50%，这是因为消除了额外ADC 和相关的外部元件。此外，因为共同数据转换器增加了 I—Q匹配， 一些实施例中， 共同数据转换器产生的数字I分量和Q分量可以用于更精确地测量信 号路径中上游的失配项。这样，所实现的用于校正之前的滤波和增益 级的I一Q失配的闭环校正技术的精度可以提高，并且降低校正范围。系统10可以包括配置用于根据任何无线网络标准操作的无线局 域网(WLAN)，如正EE 802.11(a)、 (b)、 (e)、 (g)、 (n),或者其他标 准。因而，发射机2可以包括天线、放大器、振荡器、基带到RF上 变频器、调制解调器、MAC层组件，以输出无线信号从而通过无线 通信信道4传输给接收机6。 一些实施例中，接收机6可以包括多于 一条接收路径，例如，用于接收分集。因而，可以在这种实施例的每 个接收链路提供往复转换结构。 图2的框图示出具有2X1往复转换结构的数据转换器30。数据 转换器30可以类似于数据转换器18，适用于接收机6以将接收信号 的模拟I分量和模拟Q分量分别转换成数字输出I和数字输出Q。具 体而言，因为数据转换器30处理模拟I分量和模拟Q分量，所以可 以显著降低或消除数字输出的I分量和Q分量的I一Q失配。图3示 出了数据转换器30的时间波形。如图2所示，数据转换器30包括参考电压和偏置电压发生器32、 S/H电路34A和34B (统称为S/H电路34)、复用器(MUX) 36、流 水线型ADC38、数字误差校正电路50、闩锁和解复用器(DEMUX) 电路42、定时控制器44。参考电压和偏置电压发生器32向S/H电路 34和流水线型ADC 38施加参考电压和偏置电压。在定时控制器44 的控制下，分别向S/H电路34A和34B施加模拟I分量和模拟Q分 量。S/H电路34A和34B同时对模拟I分量和模拟Q分量进行采样。 通过同时采样I分量和Q分量，使得采样之间的失配最小化。为了降 低失配，可以将S/H电路在电路板上相邻放置。在给定时刻，MUX 36选择性地将S/H电路的一个输出施加到流 水线型ADC， g卩，在时间交错的基础上。例如，在一个特定吋钟周 期，MUX36可以S/H34A的输出施加到流水线型ADC38，在下一 个时钟周期，将S/H 34B的输出施加到流水线型ADC 38。通常，MUX 36在每个时钟周期交替施加S/H电路的输出。然而，本发明不限于2 Xl往复转换结构。相反，可以组合或复用的信道数量仅受流水线型 ADC38的时钟速度的限制。因而， 一些实施例中，可以提过4X1、 8X1等类似的往复转换结构。例如，图5和图6示出了可以用于接 收机6的数据转换器的两个不同4X1往复转换结构。如前所述，因为在模拟I分量和模拟Q分量之间共享流水线型 ADC 38，所以由于流水线型ADC 38内的每个相同级的元件引起的 不理想状况对于I信道和Q信道是相同的。这包括静态和时变不理想 状况。具体而言，I信道和Q信道都经历由流水线型ADC38的工作 温度变化引起的相同不理想状况。因为I信道和Q信道共享流水线型 ADC，所以流水线型ADC 38的操作速度是S/H电路和MUX 36的操 作速度的两倍。因而，图2示出的定时控制器44以两倍于S/H电路 34和MUX 36的速度驱动流水线型ADC 38。数字误差校正电路40向流水线型ADC 38的输出施加误差校正 技术。例如，误差校正技术可以消除由无线通信信道4引起的不理想 状况，例如多径干扰、码间干扰和衰落。数字误差校正电路的操作速 度也大约两倍于S/H电路34和MUX 36。DEMUX和闩锁块42输出分别对应于模拟I分量和模拟Q分量 的数字信号I和数字信号Q。具体而言，块42的DEMUX部分对数 字误差校正40电路的输出进行解复用。因而，块42的DEMUX的 操作与MUX 36的操作相反。块42的闩锁部分同时输出数字信号I 和数字信号Q。 DEMUX和闩锁块42的工作速度和S/H电路34和 MUX36相同。这样，数字信号I和Q实质上匹配良好，可以在数字 域重新组合。重新组合后的信号可以进一步处理，最终进行解调。因 为可以大大降低数字输出信号I和Q之间的失配，接收机6的性能可 以大大提高，因为可以从接收的信号中更完全地消除镜像频率。图3示出了数据转换器30的示例时序波形图。时序波形50示出 定时控制器44向流水线型ADC 38和数字误差校正电路40施加的采 样时钟。时序波形51示出定时控制器44向S/H电路34、 MUX 36 和DEMUX和闩锁块42施加的采样时钟。如前所述，对于时序波形 51的每个时钟周期，时序波形50包括大约两个时钟周期。时序波形 52示出定时控制器44施加给MUX 36和DEMUX和闩锁块42的波 形。时序波形53和54分别示出S/H电路34A和34B的的输出。时 序波形53和54随着时序波形51的时钟周期的每个下降沿变化。时 序波形55示出流水线型ADC 38的初始级的输出。时序波形55随时 序波形50的时钟周期的每个上升沿变化。时序波形56和57分别示出DEMUX和闩锁块42的数字输出信 号I和Q。时序波形56和57同时变化，即对应于时序波形52的时 钟周期的每个下降沿变化。因为MUX36、流水线型ADC38和数字 误差校正电路40需要三个时钟周期来处理S/H电路34的输出，所以 直到时序波形52的第三个时钟周期，时序波形56和57才包括采样。图4的框图示出流水线型ADC 38的初始级。通常，流水线型 ADC38包括多个相同的级，每一级执行同样的操作。如所示的例子， 流水线型ADC 38的初始级包括ADC 60、 DAC 62、误差累加电路64 和放大器66。 DAC62、误差累加电路64和放大器66可以用一个电 路块实现。该块通常称为乘法DAC或MDAC68。因为图4示出了流水线型ADC38的初始级，MUX36将输入信 号，即模拟I分量和模拟Q分量之一施加至ADC 60和误差累加电路。 ADC 60输出k个数字位至数字误差校正电路40，其中k为正整数。 DAC 62将k个数字位转换成再次转换的模拟信号并将该再次转换的 模拟信号施加到误差累加电路64。误差累加电路64将再次转换的模 拟信号从原始采样信号(即MUX36的输出)中减去，以产生误差信 号。放大器66对误差信号进行放大，并且输出至流水线型ADC 38 的下一级。换句话说，位于所示的初始级下游的其他级接收前一级的 放大器的输出作为输入。最后一级的放大器的输出可以丢弃。或者， 流水线型ADC 38的最后一级可以只包括ADC。图5的框图示出具有4X1往复转换结构的数据转换器70，其中 由共同的ADC处理包括两对I和Q分量的两个不同输入信号。数据 转换器60可适用于接收机，以将两个接收的信号(例如，两个不同 天线接收的信号)转换成相应的数字信号。在示出了例子中，每个接 收的信号被转换成模拟I分量和模拟Q分量，得到四个模拟信号输入 到数据转换器70。两个不同的接收信号由接收到信号的信道标识， 即，信道A和信道B。因而，信道A上接收的信号的模拟I分量和 模拟Q分量分别用模拟分量IA和QA标识。类似的，信道B上接收 的信号的模拟I分量和模拟Q分量分别用模拟分量IB和QB标识。如图5所示，数据转换器70包括参考电压和偏置电压发生器72、 S/H电路74A—74B (统称为S/H电路74)、 MUX76、流水线型ADC 78、数字误差校正电路80、 DEMUX和闩锁电路82和定时控制器84。 参考电压和偏置电压发生器72向S/H电路74和流水线型ADC 78施 加参考电压和偏置电压。
分别向S/H电路74A—74D施加模拟IA分量、模拟QA分量、 模拟IB分量和模拟QB分量。S/H电路74同时对相应输入进行采样。 和S/H电路34类似，S/H电路74在电路板上可以相邻放置，以使电 路之间的失配最小。在给定时刻，MUX 76选择性地将一个模拟分量施加到流水线型 ADC 78，即，在时间交错的基础上。例如，MUX76可以根据控制 序列选择将哪一个模拟分量施加到流水线型ADC 78。通常，MUX 76 可以将模拟输入以任何顺序施加模拟输入，只要每四个时钟周期将每 个模拟分量输入至流水线型ADC 78。重要的是，DEMUX和闩锁块 82的DEMUX部分是MUX 76的反向操作。一些实施例中，具有4X1往复转换结构的数据转换器可以包括 切换网络和一个S/H电路而不是四个S/H电路和MUX。这种实施例 中，切换网络轮换S/H电路以轮流采样四个输入。使用一个S/H电路 消除了 I一Q失配的另一个因素。图7示出了使用一个S/H电路和切 换网络的数据转换器。对于图5，在模拟分量IA、IB、QA和QB之间共享流水线型ADC 78。然而，如前所述，可以类似于流水线型ADC 38构造流水线型 ADC78。换句话说，流水线型ADC 78包括多级，每一级执行相同 的操作。然而，和流水线型ADC38不同，流水线型ADC78的操作 速度大约为S/H电路74和MUX 76的操作速度的四倍。数字误差校正电路80的操作方式类似于数据转换器30的数字误 差校正电路40，但是操作速度大约和流水线型ADC78相同。换句话 说，数字误差校正电路80向流水线型ADC 78的输出施加误差校正 技术以校正接收的信号中的不理想状况。DEMUX和闩锁块82的DEMUX部分对数字误差校正电路80 的输出进行解复用。DEMUX的操作与MUX 76的操作相反。块42 的闩锁部分输出分别对应于模拟分量IA、 IB、 QA禾QQB的输出数字 信号IA、 IB、 QA和QB。具体而言，闩锁可以同时输出所有的数字 信号，这样可以在数字域重新组合数字信号IA和QA以及数字信号 IB和QB。 DEMUX和闩锁块82操作的速度大约和MUX 76的速度
相同，即，以两倍的时钟速率操作，以对数字信号解交错。对数字信号解交错后，DEMUX和闩锁块82的操作速度和S/H电路74的操作 速度相同，即以一倍的时钟速率操作，以重新对准数字信号。如图5所示，定时控制器84向S/H电路74、 MUX 76、流水线 型ADC 78、数字误差校正电路80和DEMUX和闩锁块82施加适当 的定时波形。(未示出的)采样时钟可以驱动定时控制器84。通常， 本发明不受输入信道数量的限制。相反，本发明仅受流水线型ADC 时钟速率的限制。换句话说，随着信道数量增加，也必须相应地增加 S/H电路的数量，gp，只要芯片面积不受限制。然而，随着信道数量 增加，流水线型ADC可操作的速度会变得有限。图6示出了数据转换器70的时序波形。时序波形90示出定时控 制器84向流水线型ADC 78和数字误差校正电路80施加的采样时钟。 时序波形91示出定时控制器84向S/H电路74、 MUX 76和DEMUX 和闩锁块72施加的采样时钟。时序波形90的时钟速率大约为吋序波 形91的时钟速率的四倍。时序波形92示出由MUX76选择的S/H电 路74的输出。如图6所示，MUX 76根据下面的顺序选择S/H电路 74的输出S/H74A、 S/H74B、 S/H74C、 S/H74D。 MUX76对应于 时序波形90的每个时钟周期的上升沿选择S/H电路74的输出。时序波形93 96分别示出S/H电路74A—74D的输出。吋序波 形93 96示出S/H电路74A—74D同时对它们的相应输入进行采样。 具体而言，时序波形93 96随着时序波形91的时钟周期的每个下降 沿改变其值。时序波形97示出流水线型ADC 78的输入处的采样。如所示， 因为MUX 76在接收到采样后经过一个时钟周期输出其当前采样，所 以时序波形92和97之间有一个时钟周期的延迟。图7的框图示出另一个具有4X1往复转换结构的转换器100。 数据转换器IOO包括切换网络106、 S/H电路104、参考电压和偏置 电压发生器102、流水线型ADC 108、数字误差校正电路110、DEMUX 和闩锁块112和定时控制器114。如图7所示，数据转换器100适用 于接收机6，以将两个接收的信号(如两个不同天线接收的信号)转 换成两个相应的数字信号。图7标识的模拟信号分量和图5相同。然 而，和图5的数据转换器70不同，将模拟分量IA、 QA、 IB和QB 施加到切换网络106。切换网络106选择S/H电路釆样哪个模拟分量。 切换网络106可以根据控制序列选择模拟分量。 一些实施例中，控制 序列可以用某种模式选择每个模拟分量。该模式可以对一定的吋钟周 期进行重复，以均匀选择每个模拟分量。例如，每四个时钟周期，控 制序列可以下列顺序选择模拟分量IA、 QA、 IB、 QB。在替代实施 例中，控制序列可以随机选择模拟分量。任何情况下，块112的 DEMUX部分的操作是切换网络106的逆操作。这样，S/H电路104在一个时钟周期采样施加的输入并在下一个 时钟周期输出采样。通过去掉多个S/H电路，数据转换器100有效地 消除由多个S/H电路引起的I—Q失配。这样，对于具有大量接收机 径或者信道的接收机来说，数据转换器100的设计特别有益。S/H电路104将其输出应用到流水线型ADC 108。流水线型ADC 108、数字误差校正电路IIO、 DEMUX和闩锁块112、参考电压和偏 置电压发生器102的工作方式和图5的流水线型ADC 78、数字误差 校正电路80、 DEMUX和闩锁块82和参考电压和偏置电压发生器72 的工作方式类似。定时控制器114为流水线型ADC 108和数字误差 校正电路110提供的时钟周期大约是定时控制器114给切换网络106 和S/H电路104提供的时钟周期的四倍。同样的，可以用采样时钟(未 示出)来驱动定时控制器114。和使用四个独立的并行ADC来同时处理模拟输入分量IA、 QA、 IB、 QB的典型接收机相比，数据转换器100可以节省大约75%的面 积，这是因为流水线型ADC 108包括在模拟分量输入之间共享的一 个ADC。然而，本发明不限于4输入信道。相反，本发明可以扩展 到更多数量的信道，例如，8个、10个和12个信道。如前所述，操 作时，本发明仅仅受快速流水线型ADC 108的时钟速率的限制。图8的框图示出适用于接收机6的数据转换器120，其对于要求 较高的时钟速率的应用特别有益。通常，数据转换器120用并行信号 路径计算接收信号的最高有效位(MSB)，而通过在并行信号路径间 往复转换一个流水线ADC来计算最低有效位(LSB)。换句话说，可 以将数据转换器120视为将往复转换步骤移入流水线型ADC的更深 处。在较高的采样速率，在输入之间往复转换流水线型ADC可能会 使得往复转换结构的输出不可靠。通过使用并行信号路径计算MSB， 可以可靠地计算MSB。相比之下，通过在输入之间往复转换流水线 型ADC来计算LSB可能会引起更大数量的误差。然而， 一些应用中， 可以接受LSB中的大量误差，尤其是当可以节约较大的芯片面积时。 因而，数据转换器120提供了性能和系统复杂度、成本和功耗之间的 折衷。在所示例子中，数据转换器120包括参考电压和偏置电压发生器 122、 S/H电路124A和124B (统称为S/H电路124)、流水线型ADC 126、流水线型ADC128、复用器130、流水线型ADC132、数字误 差校正电路134、 DEMUX和闩锁块136、定时控制器138和控制器 140。 S/H电路124A和124B分别采样接收的信号的模拟I分量和模 拟Q分量。时钟控制器138控制S/H电路124的采样速率和定时。 S/H电路124A的输出被施加到流水线型ADC 126， S/H电路124B的 输出被施加到流水线型ADC 128。如前在图1针对典型的流水线型 ADC所述，流水线型ADC126和128每个包括多个相同的级，每一 级执行相同操作。这样，数据转换器120的前端使用两个匹配良好的 独立ADC同时处理并行信号路径。因而，流水线型ADC126和128 生成可以重新组合、处理并解调以计算接收的信号的MSB的数字输 出位I和Q。为了说明，仅示出了流水线型ADC126和128的输出。 但是，流水线型ADC 126和128的输出可以施加至其他的电路以重 新组合、处理并解调接收的信号。除了使用两个匹配良好的并行信号路径计算接收的无线信号的 MSB之外，数据转换器通过在模拟I和Q分量之间往复转换流水线 型ADC 132来计算接收的信号的LSB。最初，数据转换器120确定 何时施加S/H电路124的输出至MUX 130。在示出的例子中，控制 器140确定何时施加S/H电路124的输出至MUX 130，而不是流水 线型ADC 126和128来确定。例如，控制130可以包括计时器，该 计时器在预定数目的时钟周期后触发控制器140。任何情况下，计算完MSB之后，将S/H电路124的输出施加至 MUX 130。在给定时刻，MUX 130选择性地将模拟输入分量之一施 加至流水线型ADC 132。流水线型ADC 132的工作方式可以和流水 线型ADC38类似。对于图8，流水线型ADC132的工作速度大约位 S/H电路124、流水线型ADC 126和128、 MUX 130和DEMUX和 闩锁块136的两倍。数字误差校正电路134的操作可以类似于图1的 数字误差校正电路40的操作。DEMUX和闩锁块138对流水线型ADC 132的输出施加数字误差校正技术，其操作类似于图1的数字误差校 正电路40。 DEMUX和闩锁块138生成可以用于计算接收的信号的 LSB的输出比特I和Q。定时控制器138向S/H电路124、流水线型ADC 126、 128和132、 MUX 130、数字误差校正电路134和DEMUX和闩锁块136提供定 时波形。通常，流水线型ADC 132和数字误差校正电路134的操作 速度大约是S/H电路124、流水线型ADC 126禾P 128、 MUX 130和 DEMUX和闩锁块136的操作速度的两倍。图9的流程图示出用于大大降低和消除接收的无线信号的I分量 和Q分量之间的失配的接收机的示例操作。为了说明，图9示出的 流程图是针对图2示出的示例结构(即，数据转换器30)进行描述 的。最初，发射机使用无线调制技术发射无线信号，如PSK、 BPSK、 QPSK、FSK和MSK。接收机6通过无线通信信道接收无线信号(150) 并将接收的信号转换成模拟I分量和模拟Q分量(152)。例如，接收 机6可以使用本地振荡器来将接收的信号下变频到较低的频率。在下 变频过程中，无线信号被转换成模拟I分量和Q分量。在该点，由本 地振荡器确定模拟I分量和Q分量之间的增益和相位失配(即I一Q) 失配。I一Q失配对接收机6的影响取决于接收机结构，例如外差接 收机、零差接收机或者镜像消除接收机。任何情况下，在数字域重新 组合I分量和Q分量时，I一Q失配导致镜像频率的不完全抵消，因 而降低期望频道的SNR并且引起次优接收机性能。为了大大降低接收的信号的I分量和Q分量之间的I一Q失配，
接收机6包括数据转换器30，数据转换器30将模拟I分量和Q分量 转换成相应的数字I分量和Q分量。数据转换器30输出的数字I分 量和Q分量中的I一Q失配被大大消除。数据转换器30通过对接收 信号的模拟I分量和Q分量同时进行采样(152)来实现该效果。具 体而言，定时控制器44向S/H电路34A和34B施加相同的时钟信号， 以使接收机6同时采样I分量和Q分量。S/H电路34可以在电路板 上彼此相邻放置以进一步降低I一Q失配。接收机6还包括MUX36，其以复用方式将采样的I分量和Q分 量(即S/H电路34的输出)施加至流水线型ADC38 (156)。换句 话说，特定时刻，MUX 36将S/H电路34的输出之一施加到流水线 型ADC 38。就图2而言，MUX 36例如可以在一个时钟周期将S/H 电路34A的输出施加至流水线型ADC 38，在下一个时钟周期将S/H 电路34B的输出施加至流水线型ADC 38。如前所述，流水线型ADC 38将模拟I分量和Q分量转换成相应 的数字I分量和Q分量(158)。因为用同一个电路(即流水线型ADC 38)处理I分量和Q分量，所以数字I分量和Q分量之间的I一Q失 配得以大大降低或消除，从而消除了 I一Q失配的许多显著因素，此 夕卜，在组合数字I分量和Q分量时，抵消了由流水线型ADC38引起 的任何不理想状况。因而，由于在I分量和Q分量之间共享一个流水线型ADC而不 是使用并行的信号路径同时处理I分量和Q分量，所以接收机6提高 了性能，同时降低了系统复杂度、成本、功耗。已经描述了本发明的各个实施例。尽管本说明书针对无线接收机 描述了本发明，但是本发明可通用于需要匹配良好的ADC以数字化 并行数据路径的任何应用。此外，本发明不受信道数目的限制。这里描述的各种硬件组件可以包括一个或多个处理器，例如，一 个或多个微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、 现场可编程门阵列(FPGA)或者其他可编程的逻辑电路，或者使用 以上组件的组合。此外， 一些情况下，这些组件可以执行存储在计算机可读介质上 的程序指令，该程序指令使得这些组件执行这里所描述的功能。因而， 一些实施例的形式为包括指令的计算机可读介质，所述指令使得可编 程处理器执行这里描述的各种功能。计算机可读介质可以为任何电、磁或光介质，例如随机存取存储器(RAM)、只读存储器(ROM)、 CD—ROM、硬磁盘或软磁盘、电可擦除可编程ROM (EEPROM)、 闪存等。已经描述了本发明的各种实施例。然而，本领域的技术人员应该 理解，可以对所描述的实施例进行各种修改和增加而不背离本发明。 这些和其他实施例都在下述权利要求的范围内。
权利要求
1、一种方法，包括接收信号；将所述信号转换成模拟同相(I)分量和模拟正交(Q)分量；将所述模拟I分量和Q分量施加到共同的模数转换器(ADC)。
2、 根据权利要求1的方法，其中所述信号是无线信号。
3、 根据权利要求1的方法，进一步包括将所述模拟I分量转 换成数字I分量，并将所述模拟Q分量转换成数字Q分量，其中所 述ADC将所述模拟I分量和Q分量转换成相应的数字I分量和Q分
4、 根据权利要求l的方法，其中所述ADC是流水线型ADC， 其包括多个级，每一级执行相同的操作。
5、 根据权利要求4的方法，进一步包括在所述每一级，将模 拟输入转换成一个或多个数字位，将所述数字位再次转换成模拟信 号，将所述模拟信号从所述模拟输入中减去以产生误差信号，放大所 述误差信号，以及将所述放大的误差信号输出到所述ADC的下一级。
6、 根据权利要求5的方法，其中所述模拟输入包括所述模拟I 分量、所述模拟Q分量和所述ADC的前一级的所述放大的误差信号 之一。
7、 根据权利要求l的方法，其中施加所述模拟I分量和Q分量 包括复用所述模拟I分量和Q分量以在给定时刻将所述模拟I分量和 Q分量之一施加至所述ADC。
8、 根据权利要求l的方法，其中施加所述模拟I分量和Q分量 包括将所述模拟I分量施加至第一 ADC以将所述模拟I分量转换 成多个最高有效位(MSB),同时将所述模拟Q分量施加至第二 ADC 以将所述模拟Q分量转换成多个最高有效位(MSB),以及，复用所 述第一和第二 ADC的输出以在给定时刻将所述输出之一施加至所述 共同ADC，其中所述共同ADC产生所述模拟I分量和Q分量的最低 有效位。
9、 根据权利要求l的方法，其中施加所述模拟I分量和Q分量 包括同时采样所述模拟I分量和Q分量并且在时间交错的基础上将 所述模拟I分量和Q分量施加至所述共同ADC。
10、 根据权利要求1的方法，其中转换所述信号包括使用正交下 变频将所述信号转换成所述模拟I分量和Q分量，所述模拟I分量和 Q分量的频率比所述接收的信号的频率低。
11、 根据权利要求1的方法，其中接收所述信号包括放大并滤波 所述信号以及将所述数字I分量和Q分量施加至闭环校准技术以校正 放大和滤波所述信号时的I一Q失配。
12、 一种通信装置，包括 接收机，用于接收信号；下变频器，其将所述信号转换成模拟同相(I)分量和模拟正交 (Q)分量；以及共同的模数转换器(ADC)，其将所述模拟I分量转换成数字I 分量，并将所述模拟Q分量转换成数字Q分量。
13、 根据权利要求12的装置，其中所述接收机是无线接收机， 所述信号是无线信号。
14、 根据权利要求12的装置，其中所述ADC是流水线型ADC， 其包括多个级，每一级执行相同的操作。
15、 根据权利要求12的装置，其中每一级包括ADC，用于将 模拟输入转换成一个或多个数字位；数模转换器(DAC)，用于将所 述数字位再次转换成模拟信号；累加电路，用于将所述模拟信号从所 述模拟输入中减去以产生误差信号；以及放大器，用于放大所述误差 信号，并将所述放大的误差信号输出到所述ADC的下一级。
16、 根据权利要求15的装置，其中所述模拟输入包括所述模拟 I分量、所述模拟Q分量和所述ADC的前一级的所述放大的误差信 号之一。
17、 根据权利要求12的装置，进一步包括复用器，用于在给定 时刻将所述模拟I分量和Q分量之一施加至所述ADC。
18、 根据权利要求12的装置，进一步包括第一ADC，用于将 所述模拟I分量转换成多个最高有效位(MSB);以及第二ADC，用 于将所述模拟Q分量转换成多个最高有效位(MSB)。
19、 根据权利要求12的装置，进一步包括第一ADC，用于产生所述模拟I分量的最高有效位(MSB);第二 ADC，用于在所述第一 ADC产生所述模拟I分量的MSB 的同时产生所述模拟Q分量的MSB;以及复用器，用于在给定时刻将所述模拟I分量和Q分量之一施加至 所述共同ADC，其中所述共同ADC产生所述模拟I分量和Q分量的最低有效位 (LSB)。
20、 根据权利要求12的装置，进一步包括:第一采样及保持(S/H)电路，用于采样所述模拟I分量；第二 S/H电路，用于在所述第一 S/H电路采样所述模拟I分量的同时采样所述模拟Q分量。
21、 根据权利要求20的装置，其中所述第一和第二 S/H电路在 电路块上彼此相邻地放置。
22、 根据权利要求20的装置，进一步包括定时控制器，其控 制所述第一和第二 S/H电路、复用器和共同ADC的定时，其中所述 共同ADC的定时大约是所述复用器和所述第一和第二 S/H电路的定 时的两倍。
23、 根据权利要求12的装置，其中所述下变频器使用正交下变 频将所述信号转换成模拟I分量和Q分量，所述模拟I分量和Q分量 的频率比所述接收的信号的频率低。
24、 根据权利要求12的装置，进一步包括 放大器，用于放大所述接收的信号；以及滤波器，用于滤除下变频转换所得的镜像频率并且输出所述模拟 I分量和Q分量。
25、 根据权利要求22的装置，进一步包括闭环电路，用于校正 所述放大器和所述滤波器的I一Q失配。
26、 一种方法，包括 接收第一信号； 接收第二信号将所述第一信号转换成第一模拟同相(I)分量和第一模拟正交 (Q)分量；将所述第二信号转换成第二模拟同相(I)分量和第二模拟正交 (Q)分量；以及 将所述第一模拟I分量和Q分量以及所述第二模拟I分量和Q分 量施加到共同的模数转换器(ADC)。
27、 根据权利要求26的方法，其中所述第一和第二信号是无线 信号。
28、 根据权利要求26的方法，进一步包括将所述第一和第二 模拟I分量转换成相应的第一和第二数字I分量，将所述第一和第二 模拟Q分量转换成相应的第一和第二数字Q分量，其中所述ADC将 所述第一和第二模拟I分量和所述第一和第二 Q分量转换成相应的第 一和第二数字I分量和Q分量。
29、 根据权利要求26的方法，其中所述ADC是流水线型ADC， 其包括多个级，每一级执行相同的操作。
30、 根据权利要求29的方法，其中每一级包括将模拟输入转 换成一个或多个数字位，将所述数字位再次转换成模拟信号，将所述 模拟信号从所述模拟输入中减去以产生误差信号，放大所述误差信 号，以及将所述放大的误差信号输出到所述ADC的下一级。
31、 根据权利要求30的方法，其中所述模拟输入包括所述第一 模拟I分量、所述第二模拟I分量、所述第一模拟Q分量、所述第二 模拟Q分量和所述ADC的前一级的所述放大的误差信号之一。
32、 根据权利要求26的方法，其中施加所述第一和第二模拟I 分量和Q分量包括复用所述第一和第二模拟I分量和Q分量以在给 定时刻将所述第一和第二模拟I分量和Q分量之一施加至所述ADC。
33、 根据权利要求26的方法，其中施加所述第一和第二模拟I 分量和Q分量包括同时采样所述第一和第二模拟I分量和Q分量 并且在时间交错的基础上将所述第一和第二模拟I分量和Q分量施加 至所述共同ADC。
34、 根据权利要求26的方法，其中施加所述第一和第二模拟I 分量和Q分量包括在给定时刻选择所述第一和第二模拟I分量和Q 分量之一进行采样，以及将所述采样施加至所述共同ADC。
35、 根据权利要求34的方法，其中选择所述第一和第二模拟I 分量和Q分量之一包括根据预定顺序选择所述第一和第二模拟I分量 和Q分量之一。
36、 根据权利要求34的方法，其中选择所述第一和第二模拟I 分量和Q分量之一包括随机选择所述第一和第二模拟I分量和Q分
37、 一种装置，包括接收机，其接收第一信号和第二信号；下变频器，其将所述第一信号转换成第一模拟同相(I)分量和 第一模拟正交(Q)分量，并且将所述第二信号转换成第二模拟I分 量和第二模拟Q分量；以及共同的模数转换器(ADC),其将所述第一和第二模拟I分量转 换成相应的第一和第二数字I分量，并将所述第一和第二模拟Q分量 转换成相应的第一和第二数字Q分量。
38、 根据权利要求37的装置，其中所述接收机是无线接收机， 所述信号是无线信号。
全文摘要
本发明提供一种无线通信系统中使用的接收机，该接收机极大地降低了接收信号的同相(I)分量和正交(Q)分量之间的失配。该接收机通过在模拟I分量和Q分量之间共享(或称往复转换)模数转换器(ADC)而实现。通过在I分量和Q分量之间共享流水线型ADC，由流水线型ADC中的同一个电路处理I分量和Q分量，从而消除了许多显著的I-Q失配源。流水线型ADC的操作速度大约是其他电路元件的两倍。这样，可以大大降低对性能产生不良影响的IQ失配。同时，通过消除通常以并行信号路径处理I分量和Q分量的额外ADC，降低了系统复杂性、成本和功耗。
文档编号H03D3/00GK101213737SQ200680024014
公开日2008年7月2日 申请日期2006年6月27日 优先权日2005年7月1日
发明者S·马兹哈尔 申请人:Dsp集团公司