专利名称：高增益高电源抑制比ab类运算放大器的制作方法
技术领域：
本实用新型涉及一种能够广泛应用于信号处理和信号放大系统的高增益通用输入输出轨对轨运算放大器，特别涉及一种在传统5V标准CMOS工艺的基础上设计，最低工作电压可以降低到I. 6V的高增益高电源抑制比的AB类运算放大器。
背景技术：
运算放大器广泛应用于消费类电子器件，通信设备，工业控制系统和医疗器件中。随着手提设备的广泛应用，低电压供电，高增益及低功耗的放大器变的越来越重要。AB类输入输出轨对轨运算放大器具备低功耗，高增益的特性。在5V标准CMOS工艺中，N管和P管的阈值电压大概在0. 9V左右，随着工艺和温度的变化，最大值可以达到I. IV左右，工作在饱和区的晶体管的过驱动电压一般为0. 15V， 因此，一般高增益通用输入输出轨对轨运算放大器的最低工作电压都要大于N管和P管的阈值电压之和，即是说，在5V标准CMOS工艺下，最低工作电压一般为2. 5V。图I给出一种常规的输入输出轨对轨AB类运算放大器。它包含以下三个部分输入端轨对轨差分放大级，共源共柵放大级，AB类控制电路及轨对轨输出级。图I中第一部分的输入端轨对轨差分放大级，主要包含一对N型晶体管137和138，及一对P型晶体管139和140。当I匪和INP端差分信号接近VSS时晶体管139和140工作，当I匪和INP端差分信号接近VDD时晶体管137和138工作，当I匪和INP端差分信号在电源电压中间时2对晶体管同时工作。为保证放大器带宽不随输入信号变化，输入对管的跨导总和要保持不变，假设输入晶体管对工作在亚阈值区，则输入晶体管对的电流总和要保持不变。开关晶体管132和141检测输入共模信号Vem，通过晶体管103和104以及晶体管135和136将部分或全部的相应尾电流源134及102转换到相应的输入晶体管对，以保证输入晶体管对的跨导总和基本不变，从而保证放大器带宽不随输入信号变化。开关晶体管132打开的条件为
权利要求1.一种高增益高电源抑制比AB类运算放大器，其特征在于， 所述AB类运算放大器中，包含依次电路连接的以下三个部分 作为输入端的第一部分，其中设置有差分放大级，以及与所述差分放大级电路连接的跨导恒定控制电路(221)； 第二部分，其中设置的折叠式共源共栅放大级，与所述第一部分的差分放大级电路连接，使所述第一、第二部分一起构成所述AB类运算放大器的第一级放大； 第三部分，其中设置的AB类偏置电路(209)及轨对轨输出级，分别与所述第二部分电路连接，使所述轨对轨输出级在所述AB类偏置电路(209)的控制下，构成所述AB类运算放大器的第二级放大； 所述AB类运算放大器在5V标准CMOS工艺基础上设计，并且，该AB类运算放大器的最低工作电压小于1.6V。
2.如权利要求I所述高增益高电源抑制比AB类运算放大器，其特征在于， 所述第一部分的差分放大级中，包含电路连接的一对N型晶体管(224，225)及第一尾电流源(201)，和电路连接的一对P型晶体管(222，223)及第二尾电流源(220);所述第一部分的跨导恒定控制电路(221)通过两条输出支路(226，227)分别电路连接至两个所述尾电流源(201，220)； 所述跨导恒定控制电路(221)中，进一步包含 在一个第一支路上电路连接的一个第一晶体管(306 )，一对第二晶体管(308，309 )及一个第三晶体管(314)； 在一个第二支路上电路连接的一个第四晶体管(305)，一对第五晶体管(307、310)及一个第六晶体管(315)。
3.如权利要求2所述高增益高电源抑制比AB类运算放大器，其特征在于， 所述跨导恒定控制电路(221)中，流过所述第二晶体管(308，309)的电流与流过所述第一部分的P型晶体管(222，223)的电流成比例，其比例数值等于流过所述第一晶体管(306)的电流与所述第一尾电流源(201)的电流相比的比例数值； 并且，流过所述第五晶体管(307，310)的电流与流过所述第一部分的N型晶体管(224，225)的电流成比例，其比例数值等于所述第六晶体管(315)与所述第二尾电流源(220)的电流相比的比例数值。
4.如权利要求3所述高增益高电源抑制比AB类运算放大器，其特征在于， 所述跨导恒定控制电路(221)中，第三、第四晶体管(305，314)中流过的电流总和是一个不随共模工作点变化的固定值，并且，第一、第六晶体管(306，315 )中流过的电流总和也是一个不随共模工作点变化的固定值，使得第一、第二尾电流源(201，220)中流过的电流总和不随共模工作点变化而变化。
5.如权利要求4所述高增益高电源抑制比AB类运算放大器，其特征在于， 所述跨导恒定控制电路(221)中，所述第一支路上的最低工作电压为所述第一晶体管(306)的源漏电压，第二晶体管(308)的源漏电压，及第三晶体管(314)的栅源电压相加的总和 .即，所述第一支路的工作电压大于等于I. 55V ； 并且，所述第二支路上的最低工作电压为所述第四晶体管(305)的源栅电压，第五晶体管(307)的漏源电压，及第六晶体管(315)的漏源电压相加的总和VDD = Fsg305 + Vmsm + Fmjl5 > 0.15F+1. IF+ 0.15V + 0.15F = 1.55V ；即，所述第一支路的工作电压大于等于I. 55V。
6.如权利要求I或5所述高增益高电源抑制比AB类运算放大器，其特征在于， 所述第二部分的折叠式共源共柵放大级，包含电路连接若干个晶体管(212，213，218，219)构成的共源共栅放大级，电路连接另外的若干个晶体管(204，205，207，208)及一个增益放大器(206)构成的差分到单端的转换模块，以及通过一个电流源(216)控制第二部分所需偏置电流的偏置放大器(217)。
7.如权利要求6所述高增益高电源抑制比AB类运算放大器，其特征在于， 所述第二部分的共源共栅放大级中进一步包含作为内部辅助运放的两个输入晶体管(212a，212b);通过在所述第三部分的AB类偏置电路(209)中设置的一个环路负反馈，使这两个输入晶体管(212a，212b)的栅极两端的电压一样； 所述环路负反馈，进一步包含 在一个第三支路上电路连接的第七晶体管(403)、第八晶体管(405)和第九晶体管(407)； 在一个第四支路上电路连接的第十晶体管(404)和第i^一晶体管(406)； 所述第三部分的轨对轨输出级中，包含与AB类偏置电路(209)电路连接的第一、第二输出晶体管(210、211)； 其中，电路连接所述第七晶体管(403)与所述第十晶体管(404)形成一个第一电流镜；电路连接所述第八晶体管(405)与所述第一输出晶体管(210)形成一个第二电流镜；电路连接所述第十一晶体管(406)与所述第二输出晶体管(211)形成一个第三电流镜； 通过内部辅助运放的两个输入晶体管(212a，212b)和第一、第二、第三电流镜,使得第三部分中每个晶体管的静态电流都能够由AB类偏置电路(209)中设置的一个电流源(401)的电流值确定。
8.如权利要求7所述高增益高电源抑制比AB类运算放大器，其特征在于， 当第八晶体管(405)和第一输出晶体管(210)的管子数量比例为I :3N，第十一晶体管(406)和第二输出晶体管(211)的管子数量比例设置成I :N，并且流过第七、第十晶体管(403，404)的电流的比例是I :1时，则流过第八晶体管(405)和第一输出晶体管(210)的电流的比例是I :3N，流过第i^一晶体管(406)和第二输出晶体管(211)的电流的比例是I :N ；假设第i^一晶体管(406)流过的电流为I，则第一、第二输出晶体管(210，211)上流过的电流为N*I ;如果第八晶体管(405)工作在饱和区，则该第八晶体管(405)上流过的电流为 1/3*1 ； 因此，当所述第三部分设置的输出端OUT端没有输出电流时，第七晶体管(403)将工作在线性区，使得第十晶体管(404)流过的电流为第七晶体管(403)流过的电流的3倍。
9.如权利要求8所述高增益高电源抑制比AB类运算放大器，其特征在于， 所述AB类偏置电路(209)中，第三支路的最低工作电压为第七晶体管(403)的源漏电压，第八晶体管(405)的源漏电压，及第九晶体管(407)的栅源电压相加的总和VDD = + f^405 + ^rss,407 — 0.15V+ 0.15/+1.IV + 0.15 = 1.j5\ .即，所述第二支路的工作电压大于等于I. 55V ； 第四支路的最低工作电压为第十晶体管(404)的源栅电压，及第十一晶体管(406)的漏源电压相加的总和 VDD = Vmm +Vmm >1. IV+0.15V + 0.15V = 1.4V ;8卩，所述第四支路的工作电压大于等于1.4V。
专利摘要本实用新型涉及一种高增益高电源抑制比AB类运算放大器，作为输入端的第一部分设置有差分放大级，以及与所述差分放大级电路连接的跨导恒定控制电路；第二部分设置的折叠式共源共栅放大级，与所述第一部分的差分放大级电路连接，使所述第一、第二部分一起构成所述AB类运算放大器的第一级放大；第三部分设置的AB类偏置电路及轨对轨输出级，构成第二级放大；所述AB类运算放大器在5V标准CMOS工艺基础上设计，最低工作电压可以降低到1.6V。因此，本实用新型具有高增益，高电源抑制比，低电压工作特性，并且能够保持放大器的低功耗特点。
文档编号H03F3/45GK202503479SQ20122009975
公开日2012年10月24日 申请日期2012年3月16日 优先权日2012年3月16日
发明者张洪, 杨清, 蒋宇俊 申请人:聚辰半导体(上海)有限公司