专利名称：一种td-lte综测仪的多环合成本振装置的制作方法
技术领域：
—种TD-LTE综测仪的多环合成本振装置技术领域[0001]本实用新型涉及TD-LTE终端射频一致性测试应用领域，尤其是一种TD-LTE综测仪的多环合成本振装置。
背景技术：
[0002]在对移动通信基站和终端产品的各种检测和验证中，射频一致性测试是其中最关键的一环。3GPP TS36.521/TS36. 141定义了 TD-LTE基站和终端的全部测试用例，要求TD-LTE终端射频一致性测试设备输出频率分辨率IHz ;输出误差矢量幅度EVM (error vector magnitude)小于3% ;接收机中EVM测量精度优于±1%。这几项指标均依赖于高性能的合成本振装置，其高分辨率确保了 IHz频率分辨率，其高纯度保证了接收的信号变频到中频时信噪比保持不变，保证发射的LTE信号的信噪比远远高于被测设备，使接收和发射设备本身的EVM和误码率指标远高于3GPP要求。[0003]合成本振装置的相位噪声是制约发射机和接收机的关键性指标，也是衡量一个研制单位、一台仪器的水平与档次的重要标志之一。在TD-LTE综测仪中，合成本振装置的相位噪声指标直接影响EVM、误码率等测试结果，合成本振装置的分辨率决定了信号接收和发射的频率分辨率。目前现有的具有较高相噪指标的合成本振装置均采用基于YTO (YIG Tuning Oscillator),即 YIG 调谐振荡器,其中,YIG (Yttrium Iron Garnet)是指乾铁石榴石，此方案设计复杂，成本较高；此外，用VCO(压控振荡器)设计的合成本振装置大多用于低端、经济型的产品中。如何用经济型的VCO设计出高性能的本振，拥有较高的相噪指标， 对于既注重高指标又注重低成本的综测仪来说已迫在眉睫。实用新型内容[0004]本实用新型的目的在于提供一种低成本、具有较高相位噪声指标的TD-LTE综测仪的多环合成本振装置。[0005]为实现上述目的，本实用新型采用了以下技术方案一种TD-LTE综测仪的多环合成本振装置，包括FPGA控制器，其输出端分别与直接数字合成电路、偏置环电路的输入端相连，直接数字合成电路、DAC预置电路以及偏置环电路的输出端均与主环电路的输入端相连，主环电路采用第一压控振荡器VC0，偏置环电路采用第二压控振荡器VC0。[0006]由上述技术方案可知，本实用新型根据TD-LTE终端射频一致性测试设备的要求， 利用主环电路和偏置环电路组成多环结构，且该多环结构采用成本较低的压控振荡器VC0， 在保证高纯、高分辨率、低成本的同时，保证了 TD-LTE综测仪的射频设计指标满足3GPP要求。此外，该装置也可借鉴于其他的频率合成场合，具有较强的通用性。
[0007]图I为本实用新型的系统原理框图。[0008]图2为本实用新型偏离载波IkHz时，相位噪声测量结果示意图。[0009]图3为本实用新型偏离载波IOkHz时，相位噪声测量结果示意图。
具体实施方式
[0010]一种TD-LTE综测仪的多环合成本振装置，包括FPGA控制器1，其输出端分别与直接数字合成电路2、偏置环电路3的输入端相连，直接数字合成电路2、DAC预置电路5以及偏置环电路3的输出端均与主环电路4的输入端相连，主环电路4采用第一压控振荡器 VC0，偏置环电路3采用第二压控振荡器VC0，如图I所示，FPGA控制器I完成整个装置的逻辑控制，如图I所示。[0011]如图I所示，所述的直接数字合成电路2包括相位累加器，其输入端与FPGA控制器I的输出端相连，其输出端与D/A转换器的输入端相连,D/A转换器的输出端与主环电路 4的输入端相连,直接数字合成电路2实现整个本振的小数分频，保证实现较高的频率分辨率(1Hz)。所述的FPGA控制器I的输出端与DAC预置电路5的输入端相连，DAC预置电路 5的输出端与主环电路4的第一压控振荡器VCO的输入端相连。DAC预置电路5给主环电路4以精细的预置来确保主环电路4快速锁定并避免产生错锁，所述的DAC预置电路5为 D/A转换器。[0012]如图I所示，所述的主环电路4包括第一鉴相器，其输入端与直接数字合成电路2 的输出端相连，其输出端通过第一低通滤波器与第一压控振荡器VCO的输入端相连，所述的第一压控振荡器VCO输出的本振频率范围为I. 6 3. 2GHz，第一压控振荡器VCO的输出端与第一功分匹配电路的输入端相连，第一功分匹配电路的输出端与混频电路的输入端相连，混频电路的输出端与中频放大电路的输入端相连，中频放大电路的输出端与固定分频器的输入端相连，固定分频器的输出端与鉴相器的输入端相连。混频电路是主环电路4和偏置环电路3的结合点，实现频率搬移，保证相噪指标的无恶化平移，从而避免了倍频带来的相噪大幅度恶化。中频放大电路调整混频输出到一个合适的幅度以利于固定分频器的可靠工作。主环电路4是建立在偏置环电路3降低了频率的基础上，利用多阶环路参数的拟合，调试出理想的相噪指标性能。所述的第一低通滤波器由一个无源二阶宽带低通滤波器和一个有源二阶滤波器级联而成，利用无源二阶宽带低通滤波器保证IOkHz IOOkHz处的相噪，利用有源二阶滤波器的窄带特性保证近端IkHz处的相噪指标。[0013]如图I所示，所述的偏置环电路3包括集成鉴相器，其输入端与FPGA控制器I的输出端相连，其输出端通过第二低通滤波器与第二压控振荡器VCO的输入端相连，所述的第二压控振荡器VCO输出的本振频率范围为I. 4 3GHz，第二压控振荡器VCO的输出端与第二功分匹配电路的输入端相连，第二功分匹配电路的输出端分别与主环电路4的混频电路、2分频器的输入端相连，2分频器的输出端与集成鉴相器的输入端相连。所述的集成鉴相器包括第一、二分频器，第一分频器的输入端接100MHZ信号，第二分频器的输入端与 FPGA控制器I的输出端相连,第一、二分频器的输出端均与第二鉴相器的输入端相连,第二鉴相器通过电荷泵与低通滤波器的输入端相连。偏置环电路3为主环电路4提供I. 4GHz 3.OGHz的偏置频率，实现主频率的整体偏移，对提高整个本振的相噪起到至关重要的作用。偏置环电路3的指标依赖于高参考、整数分频等因素来保证。[0014]以下结合图1、2、3对本实用新型作进一步的说明。[0015]本装置利用直接数字频率合成技术实现小数分频，保证本振输出频率具有较高的频率分辨率。直接数字合成电路2是从相位概念出发直接合成所需波形的一种频率合成技术。一个直接数字频率合成器由相位累加器、正弦查找表(ROM)、D/A转换器和低通滤波器构成。在参考时钟的驱动下，相位累加器对频率控制字进行线性累加，得到的相位码对查找表寻址，使之输出相应的幅度码，经过D/A转换器得到相应的阶梯波，最后使用低通滤波器对其进行平滑，得到所需频率的平滑、连续的波形。[0016]本装置利用10位D/A转换器，其相位累加器位数(即频率分辨率)为32位。根据直接数字合成公式[0017]
权利要求1.一种TD-LTE综测仪的多环合成本振装置，其特征在于包括FPGA控制器(I)，其输出端分别与直接数字合成电路(2)、偏置环电路(3)的输入端相连，直接数字合成电路(2)、 DAC预置电路(5)以及偏置环电路(3)的输出端均与主环电路(4)的输入端相连，主环电路(4)采用第一压控振荡器VC0，偏置环电路(3)采用第二压控振荡器VC0。
2.根据权利要求I所述的TD-LTE综测仪的多环合成本振装置，其特征在于所述的直接数字合成电路(2)包括相位累加器，其输入端与FPGA控制器(I)的输出端相连，其输出端与D/A转换器的输入端相连，D/A转换器的输出端与主环电路(4)的输入端相连。
3.根据权利要求I所述的TD-LTE综测仪的多环合成本振装置，其特征在于所述的主环电路(4)包括第一鉴相器，其输入端与直接数字合成电路(2)的输出端相连，其输出端通过第一低通滤波器与第一压控振荡器VCO的输入端相连,第一压控振荡器VCO的输出端与第一功分匹配电路的输入端相连，第一功分匹配电路的输出端与混频电路的输入端相连， 混频电路的输出端与中频放大电路的输入端相连，中频放大电路的输出端与固定分频器的输入端相连，固定分频器的输出端与鉴相器的输入端相连。
4.根据权利要求3所述的TD-LTE综测仪的多环合成本振装置，其特征在于所述的偏置环电路(3)包括集成鉴相器，其输入端与FPGA控制器(I)的输出端相连，其输出端通过第二低通滤波器与第二压控振荡器VCO的输入端相连，第二压控振荡器VCO的输出端与第二功分匹配电路的输入端相连，第二功分匹配电路的输出端分别与主环电路(4)的混频电路、 二分频器的输入端相连，二分频器的输出端与集成鉴相器的输入端相连。
5.根据权利要求3所述的TD-LTE综测仪的多环合成本振装置，其特征在于所述的 FPGA控制器(I)的输出端与DAC预置电路(5)的输入端相连，DAC预置电路(5)的输出端与主环电路(4)的第一压控振荡器VCO的输入端相连，所述的DAC预置电路(5)为D/A转换器。
6.根据权利要求4所述的TD-LTE综测仪的多环合成本振装置，其特征在于所述的集成鉴相器包括第一、二分频器，第一分频器的输入端接100MHZ信号，第二分频器的输入端与FPGA控制器(I)的输出端相连,第一、二分频器的输出端均与第二鉴相器的输入端相连, 第二鉴相器通过电荷泵与低通滤波器的输入端相连。
7.根据权利要求3所述的TD-LTE综测仪的多环合成本振装置，其特征在于所述的第一压控振荡器VCO输出的本振频率范围为I. 6 3. 2GHz,所述的第一低通滤波器由一个无源二阶宽带低通滤波器和一个有源二阶滤波器级联而成。
8.根据权利要求4所述的TD-LTE综测仪的多环合成本振装置，其特征在于所述的第二压控振荡器VCO输出的本振频率范围为I. 4 3GHz。
专利摘要本实用新型涉及一种TD-LTE综测仪的多环合成本振装置，包括FPGA控制器，其输出端分别与直接数字合成电路、偏置环电路的输入端相连，直接数字合成电路、DAC预置电路以及偏置环电路的输出端均与主环电路的输入端相连，主环电路采用第一压控振荡器VCO，偏置环电路采用第二压控振荡器VCO。本实用新型根据TD-LTE终端射频一致性测试设备的要求，利用主环电路和偏置环电路组成多环结构，且该多环结构采用成本较低的压控振荡器VCO，在保证高纯、高分辨率、低成本的同时，保证了TD-LTE综测仪的射频设计指标满足3GPP要求。此外，该装置也可借鉴于其他的频率合成场合，具有较强的通用性。
文档编号H03L7/07GK202750070SQ20122037106
公开日2013年2月20日 申请日期2012年7月30日 优先权日2012年7月30日
发明者黄武 申请人:中国电子科技集团公司第四十一研究所