混频器电路的制作方法
【专利摘要】本发明实施例提供一种混频器电路，其中该混频器电路包括：多个混频器元件，该至少一个混频器元件使用具有1/3占空因数的多个非重叠时钟信号；以及其中该混频器元件的输出信号中不包含该非重叠时钟信号的第三阶谐波成分。本发明实施例通过使用占空因数为1/3的非重叠时钟信号，可以以简单的结构消除输出信号中不想要的第三阶谐波，具有低功率、小面积以及高线性的优点。
【专利说明】混频器电路
【【技术领域】】
[0001]本发明是有关于一种集成电路，尤其是关于一种使用于该集成电路中、用于抑制不想要的谐波的使用33%的占空因数的高线性混频器。
【【背景技术】】
[0002]混频器电路通常使用于不同类型的集成电路中，以用于在许多电子应用中合成信号。对于电子消费应用来说，如何最小化混频器电路的成本同时改善电路的整体效率成为急切期望解决的问题。但是，当混频器电路使用在特定的环境下时，通常会出现不想要的突波(spur)或者信号，从而会影响到混频器的整体性能。
[0003]图1所示为会产生这些不想要的突波或信号的混频器电路100的电路示意图。如图1所示，该混频器电路100包含耦接至一功率放大器(PA)驱动器104的混频器102，该PA驱动器104耦接于一功率放大器PA106。混频器102接收一基带(BB)信号与本地振荡(LO)信号以据此产生输出信号U+fBB.。
[0004]如图1所示， 混频器102产生的输出信号中同时还包含一不想要的突波fur3fBB。而当在一定标准的一定频带下传输数据时，该不想要的突波便成为了需要解决的一个课题。举例来说，在长期演进(Long Term Evolution, LTE)电信标准中，由于这些突波在LTE频带13的运作中会落入至公共安全频带内，因此其会对LTE频带13运作造成一定的影响。因此需要移除掉如图1所示的互相调制信号(inter-modulation signal) IM3以确保使用混频器电路的器件的正常运作。现有技术中可以通过各种方式来移除这些頂3信号。其中一种方式是，如图2所示在混频器102’与PA驱动器104’之间耦接一带通滤波器202。这种方式可以降低頂3信号但是由于该带通滤波器202增加了电路的总尺寸，并极大地增加了芯片面积与功率消耗，因此其却会带来昂贵的成本代价。
[0005]另一种移除頂3信号的方法是如图3所示的在PA驱动器104’ ’与PA106’ ’之间耦接一表面声波(SAW)滤波器302。此方法中，SAW滤波器302同样可以移除或降低上述不想要的突波，但是SAW滤波器302的添加需要更大的包装面积因此其同样会引起成本的增力口，以及还会引起功率消耗的增加。
[0006]第三种移除頂3信号的方法是如图4所示的使用一有源谐波抑制混频器(harmonic rejection mixer, HRM)402来替换混频器102。尽管该有源HRM402并不会带来上述两种方法中存在的问题，但是在一定的环境下这种解决方法同样会存在一定的问题。在后面的文字中将结合附图更详细地对这种方法进行解释说明。
[0007]图5A为传统的有源谐波抑制滤波器500的电路示意图。该有源HRM500包含并行设置的三个混频器单元502，504与506。每个混频器单元502，504与506均接收差分输入信号，以及每个混频器单元502，504与506均以差分相位传送这些信号，从而这些不想要的谐波(在该示范例中包含第3阶谐波与第5阶谐波)的总向量可以为零。混频器单元502接收一同相LO信号,混频器单兀504接收一与混频器单兀502接收的LO信号相差45度相位的LO信号，混频器单元506接收一与混频器单元502接收的LO信号相差90度相位的LO信号。在混频器电路500中，基于差分信号的设置，偶数阶谐波将会得到抑制。以及基于各混频器路径的输出向量与通过一合适的方式将混频器单元502-506中的晶体管设置成合适的尺寸，图5B中所示的第三阶谐波与第五阶谐波信号可以得到消除。在该信号的基础谐波不会得到衰减的前提下，该第三阶谐波与第五阶谐波信号为零。如图所示，混频器单元504的晶体管的尺寸大于混频器502与506中的晶体管尺寸。
[0008]但是，该种系统需要多个路径来实现不想要的谐波信号的衰减、消除或抑制。在此方式下，多路径(路径XI，X2与X3)之间的不匹配可能会导致额外的错误，并且其抑制效应具有局限性。因此，有源HRM500中存在的问题就是其线性有限，且需要高功率与大面积。
[0009]另一种传统的混频器是无源电压采样混频器。图5C所示为传统的无源电压采样混频器550的电路示意图。如图5C所示，该无源电压采样混频器550在其输入端552a-552d接收差分同相与差分正交相信号。在此实例中，输入端552a与552b接收的差分同相信号VBB_I+与VBB_r之间相差180度，以及输入端552c与552d接收的差分正交相信号VBB_Q+与VBB_Q_之间也相差180度。输出信号耦接至放大器554。552a_554d的LO时钟信号是非重叠的而且使用25%的占空因数，如图所示。混频器电路550同样不具备高线性，且虽然其功率消耗小并具有较小的芯片或包装面积，但是其仍然存在不想要的突波成分。
[0010]因此，如何提供一种系统及方法以解决上述问题成为了亟需解决的课题。且该系统需要结构简单、能够节省成本、容易实现，以及适用于现有的环境中。
【
【发明内容】
】
[0011]本发明的目的之一在于提供一种混频器电路，以解决上述问题。
[0012]根据本发明的一实施例，提供一种混频器电路，该混频器电路包含多个混频器元件，该至少一个混频器元件使用具有1/3占空因数的多个非重叠时钟信号；以及其中该混频器元件的输出信号中不包含 该非重叠时钟信号的第三阶谐波成分。
[0013]根据本发明的另一实施例，提供一种混频器电路，该混频器电路包含第一混频器元件，该第一混频器元件使用具有1/3占空因数的多个非重叠时钟信号；以及信号组合器件，与该第一混频器元件耦接，用于组合该第一混频器元件的多个输出信号，其中该信号组合器件的输出信号中不包含该非重叠时钟信号的第三阶谐波成分。
[0014]本发明实施例的混频器电路可以以简单的结构消除输出信号中不想要的第三阶谐波，具有低功率、小面积以及高线性的优点。
【【专利附图】
【附图说明】】
[0015]图1所示为传统的混频器电路的第一实施例的电路示意图；
[0016]图2所示为传统的混频器电路的第二实施例的电路示意图；
[0017]图3所示为传统的混频器电路的第三实施例的电路示意图；
[0018]图4所示为传统的混频器电路的第四实施例的电路示意图；
[0019]图5A所示为传统的有源谐波抑制混频器电路的电路示意图；
[0020]图5B所示为图5A所示的有源谐波抑制混频器电路消除第三阶谐波与第五阶谐波的不意图；
[0021]图5C所示为传统的无源电压采样混频器电路的电路示意图；[0022]图?所示为图5C所示的无源电压采样混频器电路的非重叠时钟信号的示意图；
[0023]图6A所示本发明一实施例的LO使用33%的占空因数以及其多谐波成分与相关表达式的示意图；
[0024]图6B所示为依据本发明第一实施例的混频器电路的电路示意图；
[0025]图6C所示为依据本发明实施例的三相产生电路的电路示意图；
[0026]图6D所示为图6C的三相产生电路中的相关波形示意图；
[0027]图7所示为依据本发明第一实施例的对称电压采样混频器电路的电路示意图；
[0028]图8所示为依据本发明第二实施例的对称电压采样混频器电路的电路示意图；
[0029]图9所示为使用本发明实施例的混频器电路的系统与使用有源谐波抑制混频器电路的系统的对比示意图。
【【具体实施方式】】
[0030]在说明书及后续的权利要求当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及后续的权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准贝U。在通篇说明书及后续的权利要求项当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在本文中应解释为包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。
[0031]本发明实施例有关于一种`集成电路，尤其是有关于一种用于该集成电路中的混频器。依据本文的详细描述，本领域的技术人员能够很好的使用和实现本发明。且基于本文揭示的内容，本领域技术人员能够对本发明实施例进行适度的修改，且同样能够达到本文所描述的效果与特性。因此本发明并不限于本文所描述的实施例，其可以基于本文所描述的最宽的保护范围进行一定的扩展。
[0032]本发明实施例保护了一种方法与系统，能够以一种直接的方式消除不想要的谐波成分3fL0与fL0-3fBB。该方法与系统中对不想要的谐波成分3fL0与fL0_3fBB的消除通过使用一占空因数大致为1/3百分比(例如大约33%)的采样混频器而予以实现。通过此方式，不想要的谐波成分3fL0与fL0-3fBB可以得到完全的消除。下面将依据附图对本发明实施例的此系统和方法进行更详细的描述。
[0033]本发明实施例的方法与系统能够带来以下的多个益处:
[0034]1.降低无表面声波滤波器系统的噪声；
[0035]2.与现有方法相比极大地降低了电流消耗；
[0036]3.降低所需的芯片面积；
[0037]4.不再需要数字补偿处理；
[0038]5.不需要任何的校正处理(制造过程中校正或者片上校正)；
[0039]6.制程与温度更加的稳定。
[0040]下面将依据附图对本发明实施例的上述优点进行更详细的描述。
[0041]图6A所示为本发明一实施例的LO信号使用33%的占空因数以及其多谐波成分与相关表达式的示意图。由于LO信号使用33%占空因数，第三阶谐波成分(3fL0)可以得到消除。如图6A的33%占空因数的LO波形图所示，该LO波形中不会包含第三阶谐波成分。因此这种信号可以使用于一电压采样混频器中以消除该第三阶谐波成分，如图6B所示，图6B所示为依据本发明第一实施例的混频器电路的电路示意图。该混频器电路600包含第一放大器(I放大器)602和第二放大器(Q放大器)604,分别接收差分同相输入信号和差分正交相输入信号。第一放大器602和第二放大器604分别产生LO信号至混频器中，而该混频器包含受控于该LO信号的多个开关，该LO信号包含三个分别位于O度、120度和240度的时钟信号，如图6D所示。
[0042]经由上述设置，本实施例提供一种三相混频器以消除不想要的谐波成分3fL0，fL0-3fBB以及信号中的1-Q正交图像信号。通过该类型的混频器电路，3fL0，fL0_3fBB中不想要的谐波信号成分得到消除。此外，由于此时正交相信号不需要缩减至例如1/3的平方根(1/sqrt (3))，该混频器600还具有更高的总增益。
[0043]上述时钟信号可以通过多种方式得以产生。图6C所示为包含串行连接的多个D触发器654，656与LO信号的三分频电路652的相位产生电路650的示意图。如图所示，三分频电路652的输出信号输入至D触发器654,以及D触发器654的输出信号输入至D触发器656。三分频电路652产生的输出信号为LOO信号，D触发器654产生的信号为LOl20信号，以及D触发器656产生的信号为L0240信号。
[0044]请再参见图6B，其中I放大器602的增益为I，以及Q放大器604的增益为1/#。I放大器602用于驱动一组差分开关606以及Q放大器606用于驱动两组差分开关608a和608b。因此I放大器602与Q放大器604之间是不平衡的。而这并不是期望看到的现象，其原因在于:(a) I路径与Q路径之间的不平衡将导致较差的1-Q图像载波抑制；(b)L0信号之间的不差分关系将使得2fL0不具有第二阶谐波抑制。为了解决这一问题，有必要为两个驱动器(放大器)之间提供平衡机制。
[0045]图7所示为依据本发明第一实施例的对称电压采样混频器电路700的电路示意图。如图所示，该对称电压采样混频器电路700包含第一无源混频器元件702a和第二无源混频器元件702b。其中第一无源混频器元件702a包含一对差分I输入信号和两对差分Q输入信号，以及第二无源混频器元件702b包含一对差分Q输入信号和两对差分I输入信号。第一无源混频器元件702a和第二无源混频器元件702b的输出分别耦接至驱动器706a和706b。驱动器706a和706b的输出耦接至输出网络710，在输出网络710中，驱动器706a和706b输出的差分信号得以重新相加。本实施例中，若将正极输出信号标识为+vo,将负极输出信号标识为-vo。输出网络710的输出将表示为:+vo- (-vo)=2vo。也就是说，正极差分输出信号之间是彼此相连接的，以及负极差分输出信号之间也是彼此相连接的。
[0046]每一个混频器单元702a和702b包含三对差分开关，分别由三对非重叠的LO时钟信号(L01，L02与L03)所驱动，且该三对LO时钟信号的占空因数为1/3。因此本实施例提供了一种六相位混频器以消除不想要的谐波成分3fL0，fL0-3fBB以及信号中的1-Q正交图像信号。通过此种类型的混频器电路，不想要的谐波信号成分3fL0、fL0-3fBB得到消除，以及电路的基带信号得以平衡(虽然LO信号仍然是不平衡的)。此外，由于此时正交相信号不需要缩减至例如1/3的平方根(1/sqrt (3))，该混频器700还具有更高的总增益。
[0047]虽然该混频器能够有效地移除不想要的谐波信号成分3fL0、fL0-3fBB以及信号中的1-Q正交图像信号，但是其不能有效地移除第二阶谐波成分(2fL0)。因此如何消除混频器电路中所有的谐波成分成为需求。
[0048]图8所示为依据本发明另一实施例的对称电压采样混频器电路800的电路示意图，该混频器电路能够消除所有的2fLO谐波成分以及谐波成分3fL0、L0-3fBB。该混频器电路800包含与图7中相似的架构702a’，702b’，706a’与706b’，但是与其相比还额外包含另外两个混频器单元804a与804b。其中混频器单元804a包含一对差分I输入信号和两对差分Q输入信号，以及混频器单兀804b包含一对差分Q输入信号和两对差分I输入信号。因此混频器单元804a与804b的基带输入信号也是相互平衡的。混频器单元804a与804b的输出信号分别耦接至驱动器806a和806b，以分别产生两对差分输出信号。驱动器806a和806b的差分输出信号耦接至输出网络710’。可见，每个混频器单元804a与804b均包含三对差分开关，同样分别由三对非重叠的LO时钟信号(L01，L02与L03)所驱动，且该三对LO时钟信号的占空因数为1/3，以及混频器单元804a与804b的三对LO时钟信号彼此间将具有180度的相位差。驱动器706a’，706b’，806a与806b的差分输出信号彼此耦接，从而其基础谐波(fLO)得以重新相加，而偶数阶谐波(2*N*fL0，N=l，2，3...)彼此得以相减。以驱动器706a’，806a的输出信号为例来进行说明，驱动器706a’的正极输出信号耦接至驱动器806a的负极输出信号。通过这样的架构，驱动器806a与806b的输出信号中的偶数阶谐波能够分别消除驱动器706a与706b的LO输出中的偶数阶谐波。
[0049]通过这样的设置，一种能够消除第三阶谐波与偶数阶谐波的混频器得以形成。此夕卜，若该混频器中使用的是无源混频元件，驱动器706a’，706b’，806a与806b还能提供反向隔离从而能够确保混频器电路800更精确的性能。
[0050]因此，本发明实施例提供了一种具有低功率、小面积以及高线性的电压采样混频器，该混频器中不存在3fL0与fL0-3fBB的谐波成分。基于包含基于非重叠时钟信号的电压采样的三相混频器的使用，混频器的3fL0与fL0-3fBB的谐波成分可以得以消除，从而可以达到高线性的效果。而12相位的LO信号的使用可以使基带1-Q信号与LO信号表现为对称且差分的。
[0051]下面将结合附图进一步描述本发明实施例的混频器在特定环境下的优点。图9为使用本发明实施例的混频器电路的系统与使用有源谐波抑制混频器电路的系统的对比示意图。一特定环境LTE基带13需要将fL0-3fBB的谐波成分抑制至一极低的状态。下面将描述传统结构中几种常用的解决该问题以及能够达到较为合适性能的方法。
[0052]1.为了加强降低LTE基带13的L0_3fBB突波，在混频器908之前进行信号衰减处理，但是此方法需要在混频器908之后额外补充增益，以及此方法会降低噪声性能。
[0053]2.在方法(I)的基础上，添加一外部的SAW滤波器914，为接收路径RX的降敏作用提供噪声滤波处理。
[0054]3.为了弥补恢复方法(I)中引起的信号衰减以及方法(2)中引起的插入损耗，增加设置一具有更高功率消耗(通常为电流的2倍)的RF放大器，从而导致一额外增益级的增益，并引起面积的增加。
[0055]4.为了满足LTE基带13的L0_3fBB突波需求，增加设置一额外的RF滤波器910，以降低混频器输出中的f3L0，从而可以降低想要的信号与RF放大器912的f3L0信号之间的頂3信号。但是为了达到需要的效果，该滤波器910通常为电感电容(LC)电路，而由于电感的使用，此方法会增加芯片的面积。[0056]5.增加一额外的数字补偿单元902以抑制基带3的L0_3fBB突波。而由于该种突波的电平级很低，若使用片上校正将很容易出错，因此通常还需要一制程中校正以进行处理。此外，由于LTE基带13的L0-3fBB突波对温度非常敏感，因此还进一步限制了数字补偿处理的效能。
[0057]6.在不使用本发明实施例的前提下，上述方法(I) - (5)必须同时得以应用以满足LTE基带13的L0-3fBB突波的需求，而相比之下，本发明实施例所提出的新的结构将不再需要设置上述任一元件。
[0058]基于此，本发明实施例提供了一种具有低功率、小面积以及高线性的电压采样混频器设计，其不再输出第三阶谐波(3fL0)。基于包含基于非重叠时钟信号的电压采样的三相混频器的使用，混频器的1-Q正交图像信号可以得到消除，从而可以达到高线性的效果。而12相位的LO信号的使用可以使I信号与Q信号表现为对称且差分的。
[0059]虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，本领域任何技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视本发明的权利要求书所界定的范围为准。
【权利要求】
1.一种混频器电路，其特征在于，包含: 多个混频器元件，该多个混频器元件使用具有1/3占空因数的多个非重叠时钟信号；以及 其中该混频器元件的输出信号中不包含该非重叠时钟信号的第三阶谐波成分。
2.如权利要求1所述的混频器电路，其特征在于，该多个混频器元件中的任意两个混频器兀件之间的同相输入信号与正交相输入信号是对称的。
3.如权利要求1所述的混频器电路，其特征在于，该混频器元件为有源混频器元件。
4.如权利要求1所述的混频器电路，其特征在于，该多个混频器元件中包含多组差分开关。
5.如权利要求1所述的混频器电路，其特征在于，该多个混频器元件包含: 一对同相差分输入信号，用于基于一对该非重叠时钟信号以驱动一对差分输出信号；以及 两对正交相差分输入信号，用于分别基于两对该非重叠时钟信号以驱动两对差分输出信号; 其中该同相差分输入信号与正交相差分输入信号的极性与相位的设置能够抑制该混频器电路的输出信号中不想要的图像信号。
6.如权利要求5所述的混.频器电路，其特征在于，该多个混频器元件还包括: 多个比例放大器，用于在该混频器元件之前对该同相差分输入信号与正交相差分输入信号的幅度进行比例缩放处理。
7.如权利要求1或5所述的混频器电路，其特征在于，该多个非重叠时钟信号由一三分频相位产生电路提供。
8.如权利要求1所述的混频器电路，其特征在于，该多个混频器元件包含: 第一混频器兀件，包含用于驱动一对差分输出信号的一对同相差分输入信号，以及用于驱动两对差分输出信号的两对正交相差分输入信号；以及 第二混频器元件，包含用于驱动一对差分输出信号的一对正交相差分输入信号，以及用于驱动两对差分输出信号的两对同相差分输入信号； 其中该同相差分输入信号和正交相差分输入信号的极性与相位的设置能够抑制该混频器电路的输出信号中不想要的图像信号。
9.如权利要求8所述的混频器电路，其特征在于，该混频器电路还包含: 第一驱动器和第二驱动器，分别耦接于该第一混频器元件与第二混频器元件的差分输出信号，并分别产生一对差分输出信号； 其中该第一驱动器和第二驱动器的正极输出信号相结合，以及该第一驱动器与第二驱动器的负极输出信号相结合； 其中该第一驱动器和第二驱动器为该第一混频器元件与第二混频器元件提供反向隔离。
10.如权利要求8所述的混频器电路，其特征在于，该混频器电路还包含: 第三混频器兀件，包含用于驱动一对差分输出信号的一对同相差分输入信号，以及用于驱动两对差分输出信号的两对正交相差分输入信号；以及 第四混频器元件，包含用于驱动一对差分输出信号的一对正交相差分输入信号，以及用于驱动两对差分输出信号的两对同相差分输入信号； 其中该同相差分输入信号和正交相差分输入信号的极性与相位的设置能够抑制该混频器电路的输出信号中不想要的图像信号以及偶数阶谐波信号。
11.如权利要求10所述的混频器电路，其特征在于，该混频器电路还包含: 第一驱动器和第二驱动器，分别耦接于该第一混频器元件与第二混频器元件的差分输出信号，以及第三驱动器和第四驱动器，分别耦接于该第三混频器元件与第四混频器元件的差分输出信号，以各自产生一对差分输出信号； 其中该第一驱动器和第二驱动器的正极输出信号与该第三驱动器和第四驱动器的负极输出信号相结合，以及该第一驱动器和第二驱动器的负极输出信号与该第三驱动器和第四驱动器的正极输出信号相结合，从而该混频器电路的输出信号的基础谐波成分得以叠力口，以及该混频器电路的输出信号的第二阶谐波信号得以消除； 以及该第一驱动器、第二驱动器、第三驱动器与第四驱动器为该第一混频器元件、第二混频器元件、第三混频器元件与第四混频器元件提供反向隔离。
12.一种混频器电路，其特征在于，包含: 第一混频器元件，该第一混频器元件使用具有1/3占空因数的多个非重叠时钟信号； 以及 信号组合器件，与该第一混频器元件耦接，用于组合该第一混频器元件的多个输出信号，其中该信号组合器件的输出信号中不包含该非重叠时钟信号的第三阶谐波成分。
13.如权利要求12所述的混频器电路，其特征在于，该混频器电路还包含至少一个第二混频器元件，耦接于该信号组合器件，其中该至少一个第二混频器元件使用具有1/3占空因数的多个非重叠时钟信号。
【文档编号】H03D7/12GK103441733SQ201310109135
【公开日】2013年12月11日 申请日期:2013年3月29日 优先权日:2012年3月30日
【发明者】安库时·戈埃尔, 耐锐克·方 申请人:联发科技（新加坡）私人有限公司