低同步开关噪声芯片间通信方法和系统的制作方法
【专利说明】低同步开关噪声芯片间通信方法和系统
[0001] 相关申请的夺叉引用
[0002] 本申请要求申请日为2014年1月17日，申请号为14/158, 452的美国非临时申请 以及申请日为2013年1月17日，申请号为61/753, 870的美国临时申请的优先权，并通过 引用将此两者的内容整体并入本文。
[0003] 以下参考文献通过引用整体并入本文，以供所有目的之用。
[0004][0005][0006] 申请号为13/030, 027,申请日为2011年2月17日，发明人为Harm Cronie，Amin Shokrollahi以及Armin Tajalli，名称为《利用稀疏信令码进行抗噪声干扰、高引脚利用 率、低功耗通讯的方法和系统》的美国专利申请（下称"Cronie III"）；
[0007] 申请号为13/463, 742,申请日为2012年5月3日，发明人为Harm Cronie和Amin Shokrollahi，名称为《用于向量信令码的有限状态编码器和解码器》的美国专利申请（下 称"Cronie IV"）；
[0008] 申请号为13/603, 107,申请日为2012年9月9日，发明人为Brian Holden和Amin Shokrollahi，名称为《为高引脚利用率、高功率利用率芯片间通信选择向量信令码并集的 方法和系统》的美国专利申请（下称"Hoiden I"）；
[0009] 申请号为13/671，426,申请日为2012年11月7日，发明人为Brian Holden和Amin Shokrollahi，名称为《用于向量信令码的交叉开关解码器》的美国专利申请（下称"Holden II'，）。
【背景技术】
[0010] 在通信系统中，信息可从某一物理位置传输至另一物理位置。并且对于此类信息 传输，人们一般要求其可靠、快速、且消耗的资源最少。
[0011] 向量信令是一种信息发送方法。通过向量信令，多条线路中的多个信号在保持每 个信号的独立性的同时可视为一个整体。其中，上述整体信号中的每一个均称为分量，所述 多条线路的数量称为向量的"维数"。然而，在一些实施方式中，与差分信令对的情况一样， 某一线路中的信号完全取决于另一线路中的信号。因此，在某些情况下，所述向量维数指的 是多条线路中信号的自由度的数量，而非所述多条线路的数量。
[0012] 在二进制向量信令中，每一分量具有坐标值（或简称"坐标"），该坐标值为两个可 能取值当中的一个。举例而言，可将8条单端信号线视为一个整体，其中，每个分量/线路 的取值为信号周期两值中的一值。那么该二进制向量信令的一个"码字"即对应所述整体 分量/线路组的其中一个可能状态。对于一个给定的向量信令编码方案，有效可取码字的 集合称为"向量信令码"或"向量信令码集"。"二进制向量信令码"即为将信息比特映射至 二进制向量的一种映射方法和/或一组规则。
[0013] 在非二进制向量信令中，每个分量的坐标值选取自由多于两个的可能取值组成的 组。"非二进制向量信令码"则指将信息比特映射至非二进制向量的一种映射方法和/或一 组规则。
[0014] Cronie I，Cronie II，Cronie III，Cronie IV 中均描述了向量信令方法的实例。
[0015] 使用状态同步变化的多条线路发送信号时，由于需要物理性改变多条线路负载的 输出电平，有时会在输出电路中产生不利的副作用。由电流流出电源和/或流入地线，以及 /或者电能返回时所产生的异常噪声称为同步开关输出噪声或者简称SS0。
【发明内容】
[0016] 在至少一种实施方式中，本发明提供在物理信道中发送数据的方法和装置，其可 利用相同的物理引脚数实现与单端接口相比无SS0噪声或SS0噪声更小的高速、低延迟接
[0017] 在本发明的一种例不实施方式中，描述了一种位于存储控制器和一个或多个存储 器件之间的信道接口，该信道接口在无需额外引脚数且不产生大幅传输延迟的前提下，并 以显著降低SS0噪声和功耗的方式至少达到与单端接口方案相同的发送处理能力。此外， 该例示实施方式中还描述了上述信道接口的控制器端及存储器件端的实现方式。在本发明 的一些实施方式中，使用不同的电压电平、电流电平等发送信号，而且这些电平的数目可大 于二。例如，向量信令码每条线路内的信号可取三个值、四个值或其他任何更多的值。
[0018] 此《
【发明内容】
》部分为以下《【具体实施方式】》中所描述概念的选择性简述，此《发明 内容》部分的目的并不在于指出权利要求所述技术方案的关键或必要技术特征，也不在于 辅助确定权利要求的范围。通过查阅以下《【具体实施方式】》的内容以及附图，本领域技术人 员可清楚了解本发明的其他目的和/或优点。
【附图说明】
[0019] 以下，通过参考附图，描述本发明的各种实施方式。其中，本文及附图中通篇以相 同的数字标注类似元件或构件。
[0020] 图1为现有单端多线接口以及本发明至少一种实施方式中的向量信令编码接口 的框图。
[0021] 图2所示为本发明至少一种实施方式中的多电平输出驱动器及多电平输入接收 器的电路示例。
[0022] 图3为在本发明的至少一种实施方式中最佳的P2P码接收器的框图。
[0023] 图4为在本发明的至少一种实施方式中最佳的P4P或H4P码接收器的框图。
[0024] 图5为在本发明的至少一种实施方式中最佳的4b4wT码接收器的框图。
[0025] 图6为在本发明的至少一种实施方式中最佳的4b4wQ码接收器的框图。
[0026] 图7为在本发明的至少一种实施方式中最佳的2b2wT码接收器的框图。
[0027] 图8A和8B所示图表用于对本文所述本发明各向量信令码实施方式进行总结和比 较。
[0028] 图9A和9B为现有单端多线接口以及本发明至少一种实施方式中的TL3编码接口 的框图。
【具体实施方式】
[0029] 现代计算机系统的专用存储子系统使用专用存储控制器实现访问管理、性能优 化、以及利用率和可靠性的提升。此类存储控制器和存储器件之间的互连必须在可用引脚 数及功耗方面受到极大限制的情况下，高速运行并实现可靠且低延迟的数据传输。为了实 现数据传输量和传输效率的最大化，如图la中框图所示，使用极宽的数据传输成为常态， 通常每一周期的传输比特数为128个比特或更多。此类宽I/O传输对输出驱动器功耗的影 响非常大，特别是当多个比特同时改变状态时，会造成更大的影响。此类同步开关输出跃迀 可引起非常大的电源电流和/或导致非常大的返流进入地线，从而显著提高系统的噪声水 平。
[0030] 在同步开关输出噪声的已知解决方法中，通常通过将状态转换分布至多个时钟周 期，或利用额外接口信号指示线路组做出选择性状态反转，以减少允许同步变化的线路数。 然而，符合标准化物理接口规格的器件不允许引入额外的接口信号，也不允许将数据传输 操作的时间延长更长的一段时间。
[0031] 此外，由于控制器件通常使用高速逻辑工艺，与此相对，DRAM等存储器件所依赖的 专用工艺的目的在于高存储密度和低漏电率，而并不一定为高逻辑速度，因此，此类互连器 件的接口设计还受到具体实施要求的制约。进而，成功的存储器-控制器互连结构必须能 满足其在上述多个半导体工艺中的实施要求。
[0032] 在本发明的至少一种实施方式中，提供了数种用于降低SS0噪声或消除SS0噪声 的代码，此外对所述代码的特性进行了考察，并对相应编码器及解码器的例示实施方式进 行了描述。
[0033] 上述各解决方案均可实现如下目的：
[0034] ?在高速逻辑工艺及DRAM工艺中均可实施
[0035] ?编码器、驱动器、接收器以及解码器的耗电量极低
[0036] ?与单端信令相比，可降低（或完全消除）SS0噪声
[0037] ?适用于宽I/O的互连（128至1024线）
[0038] 本发明描述了多种降低SS0噪声或消除SS0噪声的代码，所述代码的编码器和解 码器的占用空间极小。在本文的主要应用中，发射器和接收器间通信信道的插入损耗极小， 所以基本不存在由码间串扰（ISI)、插入损耗、参考噪声或热噪声所引起的噪声。而另一方 面，由于总线尺寸相对较大，SS0噪声会引起较大的噪声。因此，在一些实例中，我们舍弃对 共模噪声及参考噪声抵抗性的考量，以进一步减小本发明系统所需编码和解码电路系统的 尺寸和功耗。
[0039] 一般假设
[0040] 为了比较及其他目的，假设参考接口设计使用单端CMOS驱动器对极短距离的非 端接总线互连或点对点互连进行驱动。在示例中，假设码间串扰及传输线路损耗较小或可 忽略，而且假设参考噪声及热噪声均易于处理。
[0041] 类似地，为了说明及其他目的，在所有描述具体物理接口宽度的示例中均假设，数 据传输所使用的信号线或引脚的数量为128。即使所描述方案可同样良好地应用于其他更 宽或更窄的接口，仍作如上假设。在本文所给出的各示例中，以图lb中所示3线或4线为 一组为例，对物理接口的各分组实施成组编码或成群编码，也称向量信令码。因此，一个128 线的物理接口将分别采用如实施方式所描述的43或32组的情形。此外，本文还对使用更 大线组的成组编码的实施方式以及线组尺寸选择中所涉及的工程学考量进行了描述。
[0042] 本发明每一实施方式均可实现不同程度的降低SS0噪声和/或功耗的效果。而且， 某些实施方式还允许舍弃对共模噪声及参考噪声抵抗性的考量，以达到降低实际实施中所 需尺寸及功耗的目的。
[0043] 在本发明的至少一种实施方式中，可使用三个或更多不同信号电平发送信号。例 如，图2a所示为用于三电平或三进制信令方法的输出驱动器电路图，图2b所示为与之互补 的三进制输入接收器的电路图。此外，本文还描述了使用四电平或四进制信令方法的实施 方式，这些实施方式在上述例示驱动器的基础上包含额外电压电平及传输门，并在上述例 示接收器的基础上包含额外输入比较晶体管或输入检测晶体管。基于上述示例，本领域技 术人员可将所述概念扩展至每线多于三个或四个信号电平的情形。
[0044] 三讲制电平
[0045] 在本发明的至少一种实施方式中，每一传输线均可按"三进制编码"方案传输三种 不同输出电平。所述三进制码坐标中的各电平对应传输线上的电压电平，而该电压电平取 决于系统的Vdd以及信号摆幅。为了消除描述中对电压的依赖性，以实现与单端信令的公 平比较，在描述中做如下假设：
[0046] 鲁对于全摆幅单端（SE)二进制信令，电压电平的乘数为0和1(即，电压电平为 0 X Vdd (此值通常等于Vss)和1 X Vdd)
[0047] ?对于全摆幅（FS)三进制编码，电压电平乘数为0、1/2和1
[0048] 鲁对于低摆幅（RS)三进制编码，电压电平乘数为0、1/4和1/2。
[0049] 对于本文描述的每种编码方案，我们将对其相对于单端信令的性能进行比较。其