压控振荡器的制造方法
【专利摘要】本发明公开了一种压控振荡器包括控制电压增益电路和环形振荡电路；控制电压增益电路包括由共源连接第一NMOS管和共源共栅电流镜电路，第一NMOS管的源极通过第一电阻接地并实现源极负反馈。共源共栅电流镜电路输出控制电压放大信号并输入到环形振荡电路的控制端并用于控制环形振荡电路的输出频率。本发明能提高电路的线性度并降低电路的功耗，能提高时钟信号的质量并为系统稳定提供保障。
【专利说明】压控振荡器
【技术领域】
[0001] 本发明涉及一种半导体集成电路，特别是涉及一种压控振荡器（VC0)。
【背景技术】
[0002] VC0与锁相环技术虽然已提出近100年，在电子系统中应用广泛，同时对性能的要 求也越来越高。现在的PLL芯片向着频率高、频带宽、集成度大、功耗低、价格低廉、功能强 大等方向发展，其中核心单元VC0的设计至关重要，目前VC0设计所面临的主要问题有调节 范围的限制：在极端的工艺和温度变化下一些CMOS振荡器的中心频率可能变化到两倍，调 节范围的限制可能使其功能丧失。调节线性度：非线性使得锁相环的稳定性退化但是随着 工作频率越来越高。功耗过大严重影响其使用范围。所以如何设计出高性能VC0电路时保 证系统稳定需要解决的主要问题。
[0003] 锁相环是具有非线性的反馈系统。然而，通过线性分析可以对其基本的操作做出 很好的近似。在这样的分析中，Laplace变换是一个很有用的工具。传输函数的相关概念， 即描述一个线性电路的输入端和输出端在S域的关系，被用于分析PLL的开环和闭环特性。 如图1所示，为一个简化的锁相环的S域示意图。模块101为鉴频鉴相器（phase-frequency detectors，PFD)和电荷泵合并模块，由传输参数K PFD表示，传输参数KPFD等于IeP/2 π，Icp 也即为图1中的lout (s)。二阶环路滤波器形成的低通滤波器的阻抗由表示。模块 103表示压控振荡器（VC0)，其转换增益Κνα)表示对于调谐电压Vcont (s)频率的敏感度。 预分频电路104和低频分频器105分别用于分频，预分频电路104和低频分频器105分频 比例分别由P和N表示，模块103输出频率信号Fout，预分频电路104输出频率信号Fout/ P，低频分频器105输出频率信号F bdt。上述综合器即锁相环的开环传输函数可以定义成：
【权利要求】
1. 一种压控振荡器，其特征在于：压控振荡器包括控制电压增益电路和环形振荡电 路； 控制电压增益电路包括： 第一 NMOS管，所述第一 NMOS管的栅极连接输入的控制电压，所述第一 NMOS管的源极 通过第一电阻接地，所述第一 NMOS管的漏极连接共源共栅电流镜电路； 所述共源共栅电流镜电路包括第一 PMOS管、第二PMOS管、第三PMOS管和第四PMOS管， 所述第一 NMOS管的漏极、所述第一 PMOS管的漏极、所述第三PMOS管和所述第四PMOS管的 栅极连接在一起，所述第一 PMOS管和所述第二PMOS管的栅极都接同一偏置电压，所述第一 PMOS管的源极和所述第三PMOS管的漏极连接，所述第二PMOS管的源极和所述第四PMOS管 的漏极连接，所述第三PMOS管和所述第四PMOS管的源极都接电源电压，所述第二PMOS管 的漏极输出控制电压放大信号； 所述控制电压放大信号输入到所述环形振荡电路的控制端并用于控制所述环形振荡 电路的输出频率。
2. 如权利要求1所述的压控振荡器，其特征在于：所述偏置电压由第一偏置电路提供， 所述第一偏置电路包括：第二NMOS管、第三NMOS管、第五PMOS管和第六PMOS管，所述第二 NMOS管的源极接地，所述第三NMOS管的源极连接所述第二NMOS管的漏极和栅极，所述第五 PMOS管的栅极和漏极以及所述第七PMOS管的栅极和漏极连接在一起且作为所述偏置电压 的输出端，所述第五PMOS管的源极连接所述第六PMOS管的漏极和栅极，所述第六PMOS管 的源极接电源电压。
3. 如权利要求1所述的压控振荡器，其特征在于：所述环形振荡电路由三级全差分反 相器延时单元首尾相连形成； 各级所述全差分反相器延时单元包括正相输入端、反相输入端、正相输出端、反相输出 端和控制端，各级所述全差分反相器延时单元的正相输入端连接上一级所述全差分反相器 延时单元的正相输出端，各级所述全差分反相器延时单元的反相输入端连接上一级所述全 差分反相器延时单元的反相输出端，各级所述全差分反相器延时单元的正相输出端连接到 下一级所述全差分反相器延时单元的正相输出端，各级所述全差分反相器延时单元的反相 输出端连接到下一级所述全差分反相器延时单元的反相输出端； 各级所述全差分反相器延时单元的控制端都连接所述控制电压放大信号。
4. 如权利要求3所述的压控振荡器，其特征在于：所述环形振荡电路还包括六个反相 器，各级所述全差分反相器延时单元的正相输出端和反相输出端分别通过一反相器输出一 时钟信号。
5. 如权利要求3或4所述的压控振荡器，其特征在于：各级所述全差分反相器延时单 元都分别包括： 由第四NMOS管和第七PMOS管组成的第一反相电路，所述第四NMOS管和所述第七PMOS 管的栅极连接在一起作为反相输入端，所述第四NMOS管和所述第七PMOS管的漏极连接在 一起作为反相输出端； 由第五NMOS管和第八PMOS管组成的第二反相电路，所述第五NMOS管和所述第七PMOS 管的栅极连接在一起作为正相输入端，所述第五NMOS管和所述第八PMOS管的漏极连接在 一起作为正相输出端； 所述第七PMOS管和所述第八PMOS管的源极都接所述控制电压放大信号，所述第四 NM0S管和所述第五NM0S管的源极都接地； 第六NM0S管和第七NM0S管，所述第六NM0S管和所述第七NM0S管的源极接地，所述第 六NM0S管的漏极、所述第七NM0S管的栅极都和所述反相输出端连接，所述第七NM0S管的 漏极、所述第六NM0S管的栅极都和所述正相输出端连接。
6. 如权利要求5所述的压控振荡器，其特征在于：各级所述全差分反相器延时单元还 分别包括： 第八NM0S管，所述第八NM0S管的源极连接所述第四NM0S管的源极，所述第八NM0S管 的栅极、漏极和源极连接在一起； 第九NM0S管，所述第九NM0S管的源极连接所述第五NM0S管的源极，所述第九NM0S管 的栅极、漏极和源极连接在一起； 第九PMOS管，所述第九PMOS管的源极连接所述第七PMOS管和所述第八PMOS管的源 极，所述第九PMOS管的栅极、漏极和源极连接在一起。
7. 如权利要求1所述的压控振荡器，其特征在于：所述压控振荡器的输出的时钟信号 输入到USB2. 0接口电路中并为所述USB2. 0接口电路提供时钟信号。
8. 如权利要求7所述的压控振荡器，其特征在于：所述压控振荡器为所述USB2. 0接口 电路提供时钟信号的频率为480MHz。
【文档编号】H03L7/099GK104242923SQ201310233941
【公开日】2014年12月24日 申请日期:2013年6月13日 优先权日:2013年6月13日
【发明者】杨光华, 王旭, 朱红卫 申请人:上海华虹宏力半导体制造有限公司