降低振荡器相位噪声的电路的制作方法
【专利摘要】一种降低振荡器相位噪声的电路，其包含一场效电晶体，一阻抗元件，所述阻抗元件跨接于上述场效电晶体的漏极以及栅极之间，一反向电路，所述反向电路连接于上述阻抗元件的一端，以及一相加电路，所述相加电路分别与上述反向电路以及阻抗元件未与反向电路连接的一端连接，进而将上述阻抗元件两端的信号反向并叠加后输出，进而产生消除相位噪声的振荡讯号。
【专利说明】降低振荡器相位噪声的电路
【技术领域】
[0001]本发明有关一种噪声消除电路，尤指一种消除振荡器(oscillator)输出讯号中的相位噪声的噪声消除电路，即降低振荡器相位噪声的电路。
【背景技术】
[0002]压控震荡器(VC0)是一种以电压输入来控制振荡频率的电子振荡电路，其振荡的频率会随着直流电压的不同而改变。而压控振荡器容易受到干扰而产生相位噪声(phaseNoise)。常见的干扰来源主要有1.电感-电容共振电路中电感的品质因素太小；2.主动元件MOS(Bipolar)以及电流源(Current Source)所产生的抖动噪声(Flicker Noise)或热噪声(Thermal Noise) ；3.偏压电源VDD/VSS中，由其他电路所产生的噪声干扰。
[0003]现请参阅图1，于图中所示为一习用的电感-电容共振电路，其包含一第一场效电晶体70，一第二场效电晶体71，所述第一场效电晶体70与第二场效电晶体71的栅极15分别与对方的漏极14电讯连接而形成交叉对17 (Cross-Coupled)的形式,藉以产生负电阻并达到持续震荡的目的。而此时的振荡频率是由螺旋电感72、变容二极体73以及电晶体的寄生元件所组成的总电感-电容决定。且由上述第一场效电晶体70以及第二场效电晶体71的漏极14所输出的讯号彼此具有相同的波形与振幅，以及正好相反的相位。
[0004]然而一般螺旋电感72的品质因素约为5至12左右，且场效电晶体元件具有较高的噪声，因而使此种电感-电容共振电路组合下所产生的相位噪声偏高，必须将其中的相位噪声降低。
【发明内容】
[0005]本发明的目的在于提供一种降低振荡器相位噪声的电路，能有效减低振荡器讯号中的相位噪声，且结构简单，极具实用性。
[0006]为达上述目的，本发明公开了一种降低振荡器相位噪声的电路，其特征在于包含:
[0007]一电晶体，
[0008]一阻抗元件，所述阻抗元件跨接于上述电晶体的漏极以及栅极之间，
[0009]一反向电路，所述反向电路连接于上述阻抗元件的一端，以及
[0010]一相加电路，所述相加电路分别与上述反向电路以及阻抗元件未与反向电路连接的一端连接，进而将上述阻抗元件两端的信号反向并叠加后输出，进而产生消除相位噪声的振荡讯号。
[0011]其中，所述电晶体为场效电晶体。
[0012]其中，上述场效电晶体为一 N型场效电晶体。
[0013]其中，上述场效电晶体为一 P型场效电晶体。
[0014]其中，上述阻抗元件为电感、电容或电阻的其中至少一种的组合。
[0015]其中，所述电晶体为双极性电晶体。[0016]还公开了一种降低振荡器相位噪声的电路，其特征在于包含:
[0017]—第一场效电晶体，
[0018]一第二场效电晶体，所述的第一场效电晶体与第二场效电晶体的栅极分别与对方的漏极相连而形成交叉对，
[0019]至少一阻抗元件，所述阻抗元件跨接于上述交叉对的漏极与栅极之间，
[0020]至少一反向电路，所述反向电路一端连接于上述第一场效电晶体的栅极，以及一相加电路，所述相加电路分别与上述第一场效电晶体的漏极和反向电路相连，进而将上述第一场效电晶体在漏极与栅极处的信号反向并叠加后输出，进而产生消除相位噪声的振荡讯号。
[0021]其中，上述第一场效电晶体与第二场效电晶体均为N型场效电晶体。
[0022]其中，上述第一场效电晶体与第二场效电晶体均为P型场效电晶体。
[0023]其中，上述阻抗元件为电感、电容或电阻的其中至少一种的组合。
[0024]通过上述公开内容，本发明的降低振荡器相位噪声的电路藉由场效电晶体将讯号反相的效果，搭配连接于上述场效电晶体漏极与栅极之间的阻抗元件，可有效的以少量元件达成不影响噪声之下将振荡讯号反相的效果。再利用一反向电路以及一相加电路，将原始振荡讯号以及反向后的振荡讯号反向相加，进而达成消除相位噪声的功效。
【专利附图】
【附图说明】
[0025]图1:习用的电感-电容共振电路的样本电路图；
[0026]图2:本发明一可行实施例的样本电路图；
[0027]图3:于第一可行实施例中将本发明与振荡器连结的样本电路图；
[0028]图4:于第二可行实施例中将本发明与振荡器连结的样本电路图；
[0029]图5:第二可行实施例中消除噪声的结果数据图；
[0030]图6:于第三可行实施例中环形振荡器的样本电路图；
[0031]图7:于第三可行实施例中延迟元件的单元样本电路图；
[0032]图8:于第三可行实施例中本发明与延迟元件连结的样本电路图；
[0033]图9:于第三可行实施例中本发明与环形振荡器连结的样本电路图；以及
[0034]图10:第三可行实施例中消除噪声的结果数据图。
【具体实施方式】
[0035]为详细说明本发明的技术内容、构造特征、所达成目的及功效，以下兹举例并配合图式详予说明。
[0036]现请参阅图2，图中所示为本发明的噪声消除电路示意图，其中包含一场效电晶体(Field Effect Transistor, FET) 10,但此仅用为方便举例说明，并非加以限制,本发明所使用的电晶体亦可为双极性电晶体(Bipolar Junction Transistor, BJT);在此一实施例中米用一 N型场效电晶体11,所述N型场效电晶体11具有一漏极14, 一栅极15以及一源极16。在所述漏极14以及栅极15之间跨接设有一阻抗元件20，在此一实施例中所述阻抗元件20设为一电阻22，并以上述N型场效电晶体11的栅极15处与振荡器(图未示)连接，使振荡讯号由栅极15处进入本发明的噪声消除电路中。此外，在上述栅极15处并连接设有一反向电路30,在此一实施例中上述反向电路设为一反向放大器31,而在漏极14处则设有一相加电路40,借着上述反向放大器31将栅极15处的讯号连同噪声一并反向放大后，输出至上述相加电路40与漏极14处的讯号相加。
[0037]由于上述N型场效电晶体11以及跨接于漏极14与栅极15上的阻抗元件的作用，而使上述漏极14与栅极15处的讯号互为反相，且保持相位噪声为同相位。则将漏极14与栅极15处的讯号以及噪声经过反向放大后相加，便可使相位噪声消除。然而，以上N型场效电晶体11以及电阻22的设置仅为方便说明之用，并非加以限制。亦即上述场效电晶体10亦可视实际使用需求而设置为P型场效电晶体，或使用双极性电晶体，而上述阻抗元件可选自电感、电容、电阻的其中至少一种元件的组合构成。
[0038]本发明中有关噪声电压的进一步计算表示式如下:
[0039]其中，放大器是gmi，所以，输入阻抗，
【权利要求】
1.一种降低振荡器相位噪声的电路,其特征在于包含: 一电晶体， 一阻抗元件，所述阻抗元件跨接于上述电晶体的漏极以及栅极之间， 一反向电路，所述反向电路连接于上述阻抗元件的一端，以及 一相加电路，所述相加电路分别与上述反向电路以及阻抗元件未与反向电路连接的一端连接，进而将上述阻抗元件两端的信号反向并叠加后输出，进而产生消除相位噪声的振荡讯号。
2.如权利要求1所述的降低震荡器相位噪声的电路，其特征在于，所述电晶体为场效电晶体。
3.如权利要求2所述的降低振荡器相位噪声的电路，其特征在于，上述场效电晶体为一 N型场效电晶体。
4.如权利要求2所述的降低振荡器相位噪声的电路，其特征在于，上述场效电晶体为一P型场效电晶体。
5.如权利要求2所述的降低振荡器相位噪声的电路，其特征在于，上述阻抗元件为电感、电容或电阻的其中至少一种的组合。
6.如权利要求1所述的降低震荡器相位噪声的电路，其特征在于，所述电晶体为双极性电晶体。
7.—种降低振荡器相位噪声的电路,其特征在于包含: 一第一场效电晶体， 一第二场效电晶体，所述的第一场效电晶体与第二场效电晶体的栅极分别与对方的漏极相连而形成交叉对， 至少一阻抗元件，所述阻抗元件跨接于上述交叉对的漏极与栅极之间， 至少一反向电路，所述反向电路一端连接于上述第一场效电晶体的栅极，以及一相加电路，所述相加电路分别与上述第一场效电晶体的漏极和反向电路相连，进而将上述第一场效电晶体在漏极与栅极处的信号反向并叠加后输出，进而产生消除相位噪声的振荡讯号。
8.如权利要求7所述的降低振荡器相位噪声的电路，其特征在于，上述第一场效电晶体与第二场效电晶体均为N型场效电晶体。
9.如权利要求7所述的降低振荡器相位噪声的电路，其特征在于，上述第一场效电晶体与第二场效电晶体均为P型场效电晶体。
10.如权利要求7所述的降低振荡器相位噪声的电路，其特征在于，上述阻抗元件为电感、电容或电阻的其中至少一种的组合。
【文档编号】H03B5/04GK103516310SQ201310232530
【公开日】2014年1月15日 申请日期:2013年6月13日 优先权日:2012年6月27日
【发明者】黄咏胜 申请人:顺富科技实业有限公司