模数转换器的制造方法

模数转换器的制造方法
【专利摘要】公开了模数转换器。模数转换器的一个实施例包括至少一个比较器和限制电路。比较器具有第一输入节点和第二输入节点以及连接节点。连接节点是比较器的内部节点和输出节点中的一个。限制电路电连接到连接节点，并且限制电路被配置为限制连接节点的电压。
【专利说明】模数转换器
[0001]相关申请的交叉引用
[0002]本申请要求于2012年9月7日提交的第10-2012-0099452号韩国专利申请的优先权，该申请的公开通过引用全部包含于此。
【技术领域】
[0003]本发明构思的实施例涉及图像传感器，更具体地，涉及用于图像传感器的模数转换电路和包括该模数转换电路的图像传感器。
【背景技术】
[0004]图像传感器是一种拍摄物体的二维图像或三维图像的装置。图像传感器使用对被物体反射的光的强度作出反应的光电转换元件来产生物体的图像。近来，随着互补金属氧化物半导体(CMOS)技术的发展，使用CMOS技术的CMOS图像传感器已经普及开来。
[0005]CMOS图像传感器中常常使用相关双采样(⑶S)技术来有效消除像素重置噪声。然而，在使用⑶S技术的模数转换电路中，由地波动造成的行式带噪声(row-wise bandingnoise)和因放大像素的异常信号而出现的“黑子(sunspot)”的问题仍有待解决。

【发明内容】

[0006]一些示例实施例涉及模数转换器。
[0007]—些示例实施例涉及用于图像传感器的模数转换器，其中，模数转换器将模拟像素信号转换成数字像素信号。
[0008]一些示例实施例涉及包括示例实施例的至少一个模数转换器的图像传感器。
[0009]一些示例实施例涉及包括根据示例实施例的图像传感器的电子装置。
[0010]模数转换器的一个实施例包括至少一个比较器和限制电路。比较器具有第一输入节点和第二输入节点以及连接节点。连接节点是比较器的内部节点和输出节点中的一个。限制电路直接连接到连接节点，并且限制电路被构造为限制连接节点的电压。
[0011]在一个实施例中，比较器包括放大器，并且连接节点是放大器的内部节点和输出节点中的一个。
[0012]在一个实施例中，连接节点包括二极管。二极管可以连接到地或者电源电压。
[0013]在一个实施例中，限制电路包括与二极管串联连接的开关。开关可以被构造为在比较器的初始操作时间段期间禁用限制电路。
[0014]在一个实施例中，比较器包括具有第一输出节点和第二输出节点的放大器，放大器的第一输出节点和第二输出节点中的至少一个用作比较器的输出节点，并且限制电路电连接在放大器的第一输出节点和第二输出节点之间。在本实施例中，限制电路可以包括二极管。例如，限制电路可以是二极管连接的PMOS晶体管。
[0015]在一个实施例中，模数转换器还包括计数器，计数器被构造为基于来自比较器的输出来产生计数值。[0016]在一个实施例中，比较器被构造为比较第一输入与第二输入。第一输入是像素信号，并且第二输入是斜波信号。
[0017]在另一个实施例中，模数转换器包括至少一个比较器和限制电路。比较器具有输出节点。限制电路电连接到输出节点。限制电路被构造为如果比较器输出变化则抑制总电流的变化，并且总电流是流过比较器的电流加上流过限制电路的电流。
[0018]在又一个实施例中，模数转换器包括至少一个比较电路。比较电路包括:第一比较器；第二比较器，连接到第一比较器的输出；以及第一限制电路，电连接到第一比较器的输出。第一限制电路被配置为限制第一比较器的输出处的电压。
[0019]在一个实施例中，第一限制电路包括二极管。二极管可以连接到地或电源电压。
[0020]在一个实施例中，第一限制电路包括与二极管串联连接的开关。开关可以被构造为在第一比较器的初始操作时间段期间禁用限制电路。
[0021]在该实施例的一个变形形式中，比较电路包括第二限制电路。第二限制电路电连接到第二比较器的输出，并且第二限制电路被构造为限制第二比较器的输出处的电压。
[0022]在一个实施例中，第一比较器包括具有第一输出节点和第二输出节点的放大器，并且放大器的第一输出节点和第二输出节点中的至少一个用作第一比较器的输出。另外，比较电路包括第三限制电路。第三限制电路电连接在放大器的第一输出节点和第二输出节点之间，并且第三限制电路被配置为限制第一比较器的输出处的电压。第一限制电路可电连接在放大器的第一输出节点和第二输出节点之间。
[0023]在该实施例的另一个变形形式中，第一比较器包括具有第一输出节点和第二输出节点的放大器，并且放大器的第一输出节点和第二输出节点中的至少一个用作第一比较器的输出。另外，比较电路包括第二限制电路。第二限制电路电连接在放大器的第一输出节点和第二输出节点之间，并且第二限制电路被构造为限制第一比较器的输出处的电压。
[0024]在另外的实施例中，模数转换器包括至少一个比较电路。比较电路包括:第一比较器；第二比较器，连接到第一比较器的输出；以及第一限制电路，电连接到第二比较器的输出，第一限制电路被构造为限制第二比较器的输出处的电压。
[0025]在一个实施例中，第一限制电路包括二极管。
[0026]在一个实施例中，第一限制电路包括与二极管串联连接的开关。开关可以被构造为在比较器的初始操作时间段期间禁用限制电路。
[0027]在该实施例的变形形式中，第一比较器包括具有第一输出节点和第二输出节点的放大器，并且放大器的第一输出节点和第二输出节点中的至少一个用作第一比较器的输出。另外，比较电路包括第二限制电路。第二限制电路电连接在放大器的第一输出节点和第二输出节点之间，并且第二限制电路被配置为限制第一比较器的输出处的电压。
[0028]在又一个实施例中，模数转换器包括至少一个比较电路。比较电路包括第一比较器。第一比较器包括具有第一输出节点和第二输出节点的放大器，并且放大器的第一输出节点和第二输出节点中的至少一个用作第一比较器的输出节点。比较电路还包括与第一比较器的输出节点连接的第二比较器和电连接在放大器的第一输出节点和第二输出节点之间的限制电路。限制电路被构造为限制第一比较器的输出处的电压。
[0029]在又一个实施例中，模数转换器包括第一比较器。第一比较器包括放大器。放大器包括第一 PMOS晶体管和第一 NMOS晶体管之间的第一输出节点。第一 PMOS晶体管和第一NMOS晶体管串联连接在电源电压和公共节点之间。放大器还包括第二 PMOS晶体管和第
二NMOS晶体管之间的第二输出节点。第二 PMOS晶体管和第二 NMOS晶体管串联连接在电源电压和公共节点之间。晶体管连接在第一输出节点和第二输出节点之间，并且晶体管的栅极连接到第二输出节点。晶体管可以是PMOS晶体管。
[0030]在另一个实施例中，模数转换器包括第一比较器。第一比较器包括放大器。放大器包括第一 PMOS晶体管和第一 NMOS晶体管之间的第一输出节点。第一 PMOS晶体管和第
一NMOS晶体管串联连接在电源电压和公共节点之间。放大器还包括第二 PMOS晶体管和第
二NMOS晶体管之间的第二输出节点。第二 PMOS晶体管和第二 NMOS晶体管串联连接在电源电压和公共节点之间。限制电路连接在第一输出节点和第二输出节点之间。限制电路被构造为抑制当公共节点处的电压下降到低于第一 NMOS晶体管和第二 NMOS晶体管的饱和电压之下时流过放大器的电流的变化。
[0031]在图像传感器的一个实施例中，图像传感器包括:像素阵列，被构造为产生至少一个像素信号；斜波发生器，被构造为产生斜波信号；以及模数转换器。模数转换器被构造为接收斜波信号和像素信号，并且被构造为产生表示像素信号的数字信号。模数转换器包括至少一个比较器、限制电路和计数器。比较器具有第一输入节点和第二输入节点以及连接节点，并且连接节点是比较器的内部节点和输出节点中的一个。限制电路电连接到连接节点，限制电路被构造为限制连接节点的电压。计数器被构造为基于来自比较器的输出来产生计数值。
【专利附图】

【附图说明】
[0032]通过参照附图详细描述本发明构思的示例性实施例，本发明构思的以上和其它特征和优点将变得更加清楚，其中:
[0033]图1是用于说明根据本发明构思的一些实施例的图像处理系统的示意性框图；
[0034]图2是根据本发明构思的一些实施例的图像传感器的详细示图；
[0035]图3A至图3E是图2中示出的图像传感器的像素阵列中包括的像素的示例的电路图；
[0036]图4是根据本发明构思的一些实施例的列比较器电路的示意性电路图；
[0037]图5是图4中示出的限制电路的电路图；
[0038]图6是用于说明黑子效应的示图；
[0039]图7是根据本发明构思的其它实施例的列比较器电路的示意性电路图；
[0040]图8是根据本发明构思的其它实施例的列比较器电路的示意性电路图；
[0041]图9是图8中示出的限制电路的电路图；
[0042]图1OA是根据本发明构思的其它实施例的列比较器电路的电路图；
[0043]图1OB示出根据一个实施例的图1OA的列比较器电路中的第一放大器；
[0044]图1OC示出根据一个实施例的图1OA的列比较器电路中的第二放大器；
[0045]图11是图10中示出的列比较器电路的示意性信号时序图；
[0046]图12是根据本发明构思的其它实施例的列比较器电路的电路图；
[0047]图13A是当没有与放大器的输出节点连接的限制电路时图13C中示出的放大器的判决之前电流流动的示图；[0048]图13B是当没有与放大器的输出节点连接的限制电路时图13C中示出的放大器的判决之后电流流动的示图；
[0049]图13C是根据本发明构思的一些实施例的图12中示出的第一放大器和限制电路的电路图；
[0050]图14A至图14C是用于说明图13B和图13C中示出的放大器中的电流变化的示图；
[0051]图15是图12中示出的列比较器电路的示意性信号时序图；
[0052]图16是根据本发明构思的其它实施例的作为图12中示出的列比较器电路的修改形式的列比较器电路的电路图；
[0053]图17是根据本发明构思的其它实施例的列比较器电路的示意性电路图；
[0054]图18是根据本发明构思的一些实施例的限制电路和图17中示出的第一放大器的电路图；
[0055]图19是图18中示出的放大器和比较示例的信号时序图；以及
[0056]图20是根据本发明构思的一些实施例的包括图像传感器的电子系统的框图。
【具体实施方式】
[0057]现在，将在下文中参照附图更充分地描述本发明构思，在附图中示出本发明的实施例。然而，本发明可以用许多不同形式来实施并且不应该被解释为限于在此提出的实施例。相反地，提供这些实施例使得本发明将是彻底和完全的，并且将把本发明的范围充分地传达给本领域的技术人员。在附图中，为了清晰起见，可以夸大层和区域的尺寸和相对尺寸。类似的标号始终表示类似的元件。
[0058]应该理解的是，当元件被称作“连接”或“结合”到另一元件时，该元件可直接连接或结合到另一元件，或者可能存在中间元件。相反，当元件被称作“直接连接到”或“直接结合到”另一元件时，不存在中间元件。如在这里使用的，术语“和/或”包括一个或多个相关所列的项目的任意组合和所有组合，并且可以被缩写为“/”。
[0059]应该理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但这些元件应该不受这些术语限制。这些术语只是用于将一个元件与另一个元件区分开。例如，在不脱离本公开的教导的情况下，第一信号可以被称为第二信号，并且类似地，第二信号可以被称为第一信号。
[0060]这里使用的术语只是为了描述特定实施例的目的，而不意图限制本发明。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还应该理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、区域、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、区域、整体、步骤、操作、元件、组件和/或它们的组合。
[0061]除非另有定义，否则这里使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域的普通技术人员所通常理解的意思相同的意思。应该进一步理解的是，除非这里明确定义，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与相关技术和/或本申请的上下文中它们的意思相同的意思，而不是将理想地或者过于正式地解释它们的意思。[0062]图1是用于说明根据本发明构思的一些实施例的图像处理系统10的示意性框图。图像处理系统10可以包括图像传感器100、图像处理器(或数字信号处理器(DSP)) 200、显示单元300和镜头500。图像传感器100包括像素阵列(例如，有源像素传感器(APS)阵列)110、行驱动器120、模数转换器(ADC) 130、斜波发生器160、时序发生器170、计数器控制器171、控制寄存器块180和缓冲器190。
[0063]图像传感器100受DSP200控制，以感测通过镜头500拍摄的物体400。DSP200可以将已经被图像传感器100感测且输出的图像输出到显示单元300。显示单元300可以是任何可以输出图像的装置。例如，显示单元300可以是计算机、移动电话或任何类型的图像显示终端。
[0064]DSP200包括相机控制器210、图像信号处理器220和个人计算机(PC)接口(I/F)230。相机控制器210对控制寄存器块180进行控制。相机控制器210可以使用内置集成电路(I2C)接口协议来控制图像传感器100 (更具体地，控制寄存器块180)，但是本发明构思的范围不限于此。
[0065]图像信号处理器220接收图像数据(即，缓冲器190的输出信号)，将图像数据处理成供人观看的图像，并且通过PC I/F230将图像输出到显示单元300。
[0066]在图1中，图像信号处理器220设置在DSP200内，但是本领域的技术人员可以更改该设计。例如，图像信号处理器220可以设置在图像传感器100内。
[0067]像素阵列110包括多个感光器件，诸如光电二极管或钉扎光电二极管。像素阵列110使用感光器件感测光并且将光转换成电信号，以产生图像信号。
[0068]时序发生器170可以向行驱动器120、ADC130、斜波发生器160和计数器控制器171输出控制信号或时钟信号，以控制行驱动器120、ADC130、斜波发生器160和计数器控制器171的操作或时序。控制寄存器块180可以向斜波发生器160、时序发生器170、计数器控制器171和缓冲器190输出控制信号，以控制元件160、170、171和190的操作。控制寄存器块180受相机控制器210控制。
[0069]计数器控制器171可以从控制寄存器块180接收控制信号并且将计数器控制信号发送到ADC130中包括的多个计数器(图2中的151)，以控制计数器151的操作。计数器控制信号可以包括用于控制计数器151的重置操作的计数器重置信号和用于反转计数器151的所有内部位的反转信号(图15中的C0NV)。计数器控制器171可以从时序发生器170接收时钟信号并且将计数器时钟信号(图15中的CNT_CLK)提供给计数器151。
[0070]图2是根据本发明构思的一些实施例的图像传感器100的详细示图。参照图2，行驱动器120以行为单位驱动像素阵列110。例如，行驱动器120可以产生行选择信号。像素阵列110从按照从行驱动器120选择的行选择信号而选择的行输出像素信号。像素信号可以包括重置信号和图像信号。
[0071]ADC130使用来自斜波发生器160的斜波信号将从像素阵列110接收的模拟像素信号转换成数字信号。ADC130可以包括比较块140和模数转换块150。
[0072]还可以在像素阵列110和ADC130之间设置读出电路(未示出)，以将像素信号从像素阵列110发送到ADC130。
[0073]缓冲器190暂时存储从ADC130输出的数字信号，并且在输出数字信号之前感测且放大数字信号。缓冲器190可以包括:针对各个列设置的多个列存储块，例如，静态随机存取存储器(SRAM)，用于进行暂时存储；和感测放大器，感测且放大从ADC130接收的数字信号。
[0074]像素阵列110包括以矩阵形式布置的多个像素111，多个像素111中的每个连接到多个行线中的一个和多个列线中的一个。
[0075]像素111可以包括:红色像素，将红色光谱中的光转换成电信号；绿色像素，将绿色光谱中的光转换成电信号；和蓝色像素，将蓝色光谱中的光转换成电信号。另外，可以在每个像素111的上方排列滤色器，以透射特定光谱中的光。
[0076]行驱动器120可以解码时序发生器170所产生的行控制信号(例如，地址信号)，并且响应于经解码的行控制信号从像素阵列110中包括的行线之中选择至少一个行线。
[0077]比较块140比较连接到像素阵列110中的每个列线的像素所输出像素信号与斜波信号Ramp。比较块140包括与各个行对应的多个列比较器电路141。列比较器电路141连接到像素阵列110和斜波发生器160。
[0078]列比较器电路141可以比较像素信号与从斜波发生器160接收的斜波信号Ramp，并且将比较结果信号输出到输出端子。从列比较器电路141输出的比较结果信号可以对应于随着外部光的亮度而变化的图像信号和重置信号之差。为了输出图像信号和重置信号之差，使用斜波信号Ramp，使得根据斜波信号Ramp的斜率来拾取和输出图像信号和重置信号之差。斜波发生器160可以基于时序发生器170产生的控制信号来操作。
[0079]模数转换块150包括多个计数器151。计数器151分别连接到各个列比较器电路141的输出端子并且基于各个列比较器电路141的输出进行计数。计数器控制器171可以产生计数器控制信号CNT_CS并且将计数器控制信号CNT_CS发送到模数转换块150。计数器控制信号CNT_CS可以包括计数器时钟信号CNT_CLK、用于控制计数器151的重置操作的计数器重置信号、用于改变计数器151的特定内部位的计数器设置信号和用于反转计数器151的所有内部位的反转信号C0NV。模数转换块150根据从计数器控制器171接收的计数器时钟信号CNT_CLK对比较结果信号进行计数并且输出与计数结果对应的数字信号。
[0080]在图1和图2中，计数器控制器171设置在时序发生器170的外部，但本发明构思不限于这些实施例。计数器控制器171可以设置在模数转换块150或时序发生器170内。
[0081]计数器151可以是加/减计数器或逐位反转计数器。逐位反转计数器可以执行与加/减计数器类似的操作。例如，逐位反转计数器可以具有只执行累加计数的功能和转换其内的所有位使它们成为I的补数的功能。因此，逐位反转计数器可以执行重置计数并且反转重置计数的结果，使得结果被转换成I的补数，即，负值。
[0082]每个计数器151可以根据从计数器控制器171输出的计数器设置信号来改变其内的特定内部位。此时，计数器控制器171可以包括开关(未示出)，开关将计数器设置信号只提供给一些计数器151。可供选择地，开关可以设置在计数器151内。
[0083]缓冲器190包括列存储器块191和感测放大器192。列存储器块191包括多个存储器193。
[0084]每个存储器193可以响应于存储器控制信号进行操作，其中，所述存储器控制信号由列存储器块191或时序发生器170内设置的存储器控制器(未示出)基于时序发生器170产生的控制信号而产生。存储器193可以是SRAM。
[0085]响应于存储器控制信号，列存储器块191暂时存储从每个计数器151输出的数字信号，然后将数字信号输出到感测放大器192。感测放大器192在输出数字信号之前感测并放大数字信号。
[0086]图3A至图3E是图2中示出的图像传感器100的像素阵列110中包括的像素111的示例的电路图。
[0087]参照图3A，单位像素115a可以包括光电二极管H)、传输晶体管TX、浮动扩散节点FD、重置晶体管RX、驱动晶体管DX和选择晶体管SX。
[0088]光电二极管ro是光电转换元件的示例。它可以包括光电晶体管、光门、钉扎光电二极管(PPD)及其组合之中的至少一个。
[0089]图3A示出包括单个光电二极管H)和四个金属氧化物半导体(MOS)晶体管TX、RX、DX和SX的4晶体管(4T)结构，但本发明构思不限于这个示例。在本发明构思的实施例中可以使用任何包括至少三个晶体管(包括驱动晶体管DX和选择晶体管SX)和光电二极管F1D的电路。
[0090]在单位像素115a的操作中，光电二极管H)产生随着被物体400反射的光的强度而变化的光电荷。传输晶体管TX可以响应于从行驱动器120接收的传输控制信号TG将光电荷传输到浮动扩散节点FD。
[0091]驱动晶体管DX可以根据浮动扩散节点FD中积聚的光电荷的电位将光电荷发送到选择晶体管SX。
[0092]选择晶体管SX具有与驱动晶体管DX的源节点连接的漏节点。选择晶体管SX可以响应于从行驱动器120接收的选择信号SEL将像素信号输出到与单位像素115a连接的列线。
[0093]重置晶体管RX可以响应于从行驱动器120接收的重置信号RS将浮动扩散节点FD重置为电源电压VDD。
[0094]在图3B至图3E中示出像素111的其它示例。
[0095]参照图3B，单位像素115b具有可以包括光电二极管PD、重置晶体管RX、驱动晶体管DX和选择晶体管SX的3-晶体管(3T)结构。光电二极管ro中产生的光电荷可以直接积聚在浮动扩散节点FD。可以根据驱动晶体管DX和选择晶体管SX的操作将像素信号输出到列线。
[0096]图3C中示出的单位像素115c具有可以包括光电二极管H)、传输晶体管TX、重置晶体管RX和驱动晶体管DX的3T结构。重置晶体管RX可以用η沟道耗尽型晶体管来实现。重置晶体管RX可以响应于从行驱动器120接收的重置控制信号RS将浮动扩散节点FS重置为电源电压VDD或者低电平(例如，0V)，从而执行与选择晶体管SX类似的功能。
[0097]图3D中示出的单位像素115d具有包括光电二极管PD、传输晶体管TX、重置晶体管RX、驱动晶体管DX、选择晶体管SX和一个其它晶体管GX的5-晶体管(5T)结构。
[0098]图3E中示出的单位像素115e具有包括光电二极管PD、传输晶体管TX、重置晶体管RX、驱动晶体管DX、选择晶体管SX和一个其它晶体管PX的5T结构。
[0099]图4是根据本发明构思的一些实施例的列比较器电路141的示意性电路图。列比较器电路141包括比较器510和限制电路520。
[0100]比较器510比较从像素阵列110输出的像素信号PIX_0UT与斜波信号Ramp并且输出比较结果信号C0MP_0UT。[0101]限制电路520连接到比较器510的至少一个节点(下文中，被称为连接节点)NA，并且将连接节点NA的信号的特性(例如，电压和/或电流)限制为期望的(或可供选择地，预定的)范围。连接节点NA可以是比较器510的内部节点或者比较器510的输出节点NO。
[0102]限制电路520可以包括串联连接在比较器510的连接节点NA和地之间的至少一个二极管521。二极管521可以用具有二极管连接的η沟道MOS (NMOS)晶体管DNl和DN2来实现，如图5中所示。
[0103]在一些实施例中，连接节点NA是比较器510的输出节点NO。这里，限制电路520限制从比较器510输出的比较结果信号C0MP_0UT，使得比较结果信号C0MP_0UT不超过上限。
[0104]例如，如果来自比较器510的比较结果信号C0MP_0UT高于上限，则限制电路520使用二极管特性创建从比较器510的输出节点NO通往地的电流路径，从而减少或消除了图像伪影，诸如，行式带噪声和黑子。
[0105]行式带噪声是沿水平方向在图像中出现的噪声，并且也被称为水平样式噪声。黑子是在图6中示出的图像(a)中的亮部分周围出现的黑色噪声。当拍摄亮的物体时，黑子通常以黑斑形式出现在亮物体(例如，荧光灯)周围。
[0106]根据本发明构思的一些实施例，可以使用限制电路抑制或消除这些图像伪影。
[0107]图7是根据本发明构思的其它实施例的列比较器电路141’的示意性电路图。图7中示出的列比较器电路141’与图4中示出的列比较器电路141类似，因此，将只描述它们之间的差别以避免赘述。相比于图4中示出的限制电路520，列比较器电路141’中包括的限制电路530还包括开关522。
[0108]开关522连接到至少一个二极管521，以选择性地启用限制电路530。例如，开关522可以响应于限制电路启用信号EN来导通或截止。当开关522导通时，限制电路530被启用并且正常操作。当开关522截止时，限制电路530被禁用。
[0109]当比较器510的操作时间段主要被划分成初始时间段和比较时间段时，开关522可以在比较器510的初始时间段内被禁用并且可以在比较器510的比较时间段内被启用。以下，将对此进行更详细的描述。
[0110]图8是根据本发明构思的其它实施例的列比较器电路600的示意性电路图。可以使用这个列比较器电路600来替代列比较器电路141。参照图8，列比较器电路600包括比较器510和限制电路540。
[0111]比较器510比较从像素阵列输出的像素信号PIX_0UT与斜波信号Ramp并且输出比较结果信号C0MP_0UT。
[0112]限制电路540连接到比较器510的至少一个连接节点NA，并且将连接节点NA的信号的特性(例如，电压和/或电流)限制为期望的(或可供选择地，预定的)范围。连接节点NA可以是比较器510的内部节点或者比较器510的输出节点NO。
[0113]限制电路540可以包括串联连接在比较器510的连接节点NA和电源VDD之间的至少一个二极管541。
[0114]在连接节点NA是比较器510的输出节点NO的一些实施例中，限制电路540限制从比较器540输出的比较结果信号C0MP_0UT，使得比较结果信号C0MP_0UT不低于下限。例如，当来自比较器510的比较结果信号C0MP_0UT低于下限时，限制电路540使用二极管特性创建从电源VDD通往比较器510的输出节点NO的电流路径，从而抑制比较结果信号COMP_OUT低于下限。
[0115]尽管未示出，但像图7中示出的实施例一样，限制电路540还可以包括与二极管541连接以选择性地启用限制电路540的开关。二极管541可以用具有二极管连接的P沟道MOS (PMOS)晶体管DPl和DP2来实现，如图9中所示。
[0116]比较器510可以被实现为各种类型中的一种。例如，比较器510可以被实现为I级放大器或至少2级放大器。比较器510还可以被实现为PMO S类型或NMOS类型。当比较器510是PMOS类型时，可以使用限制上限的限制电路520或530，如图4或图7中所示。当比较器510是NMOS类型时，可以使用限制下限的限制电路540，如图8中所示。
[0117]在本发明构思的其它实施例中，可以使用限制电路来扩大比较电路的输入范围。
[0118]可以选择性地调节下限和上限。另外，可以根据限制电路在比较电路中的目的，以各种方式使用限制电路。
[0119]图1OA是根据本发明构思的其它实施例的列比较器电路700的电路图。列比较器电路700可以替代列比较器电路141。图11是图1OA中示出的列比较器电路700的示意性
信号时序图。
[0120]列比较器电路700包括比较块710和限制电路720。在单位像素760和比较块710之间设置箝位电路750。图1OA中的参考标号760表示分别在图3A至图3E中示出的单位像素115a至115e中的一个的一部分。箝位电路750位于列比较器电路700的前方并且限制输入到列比较器电路700的像素信号PIX_0UT的电平。
[0121]比较块710可以包括两级的至少两个比较器730和740。在图1OA中示出的实施例中，比较块710包括第一级比较器730和第二级比较器740，但本发明构思不限于此。
[0122]第一级比较器730接收像素信号PIX_0UT和斜波信号Ramp作为输入。第二级比较器740接收第一级比较器730的输出信号0TA1_0UT作为输入。第一级比较器730包括第一放大器731、第一输入电容器Cl、第二输入电容器C2、第一开关732和第二开关733。第一放大器731具有第一输入节点NI和第二输入节点N2以及第一输出节点N3和第二输出节点N4。
[0123]图1OB更详细地示出第一放大器731。如图所示，输出节点N4处于PMOS晶体管780和NMOS晶体管782之间。PMOS晶体管780和NMOS晶体管782串联连接在恒流源770和公共节点772之间。输出节点N3处于PMOS晶体管784和NMOS晶体管786之间。PMOS晶体管784和NMOS晶体管786串联连接在恒流源770和公共节点772之间。PMOS晶体管780的栅连接到输入节点NI，并且PMOS晶体管784的栅连接到输入节点N2。NMOS晶体管782和786的栅连接在一起并且连接到输出节点N4。恒流源770连接到电源电压，并且公共节点772连接到地。返回到图10A，第一输入电容器Cl连接到被输入像素信号PIX_0UT的像素信号输入节点和第一放大器731的第一输入节点NI。第二输入电容器C2连接在被输入斜波信号Ramp的斜波输入节点和第一放大器731的第二输入节点N2之间。第一开关732连接在第一放大器731的第一输入节点NI和第一输出节点N3之间并且响应于开关控制信号S3来操作。第二开关733连接在第一放大器731的第二输入节点N2和第二输出节点N4之间并且响应于开关控制信号S3来操作。
[0124]第二级比较器740包括第二放大器741、第三电容器C3和第三开关742。第二放大器741具有第一输入节点N5和第二输入节点N6以及第一输出节点N7和第二输出节点NS。图1OC更详细地示出第二放大器741。如图所示，第二放大器741与第一放大器731具有相同的结构，不同之处在于，NMOS晶体管782和786的栅通过第一开关790连接到输出节点N8，并且通过第二开关792连接到输出节点N7。第一开关790响应于启用信号0FF_RST_EN来断开和闭合，而第二开关792响应于反转的启用信号0FF_RST_ENB来断开和闭合。可以由时序发生器170供应启用信号和反转的启用信号。另外，在图1OC中，输入节点被标注为N5和N6，并且输出节点被标注为N7和N8。
[0125]参照图10A，第三电容器C3连接在第二放大器741的第二输入节点N6和地电压之间。第三开关742连接在第二放大器741的第二输入节点N6和第二输出节点N8之间并且响应于开关控制信号S4来操作。
[0126]第二放大器741的第一输入节点N5连接到第一放大器731的第一输出节点N3。限制电路720连接在第二放大器741的第二输出节点N8和地电压之间。限制电路720可以包括串联连接在第二放大器741的输出节点N8和地之间的至少一个二极管721和开关722。开关722响应于限制电路启用信号来操作。在当前的实施例中，开关控制信号S4被用作限制电路启用信号。应该理解，可以由时序发生器170供应控制信号。
[0127]将参照图1OA至图1OC和图11描述列比较器电路700的操作。尽管像素信号PIX_OUT中的重置信号的电平理想上应该是恒定的，但由于亮光，导致电平可能逐渐减小。换句话说，如图11中所示，像素信号PIX_0UT的电平可能线性减小。然而，由于箝位电路750，导致像素信号PIX_0UT没有减小至低于特定电平。
[0128]在列比较器电路700的自动归零阶段(在此期间，启动开关控制信号S3和S4)中，执行比较器初始化，使第一级比较器730的两个输入节点NI和N2处的电平相同，并且使第二级比较器740的两个输入节点N5和N6处的电平相同。
[0129]如图11中所示，当像素信号PIX_0UT线性减小时，第一放大器731按第一放大器731的增益放大具有减小斜率的像素信号PIX_0UT，使得第一级比较器730输出具有快速增大斜率的输出信号0TA1_0UT。
[0130]因此，当假设不使用限制电路720时，在启用开关控制信号S4期间，第二级比较器740的第二输入节点N6的电压N6_wo变成等于经放大的输出信号0TA1_0UT的直流(DC)电压。此后，当禁用开关控制信号S4时，第二级比较器740的第二输入节点N6存储经放大的DC电压。换句话说，当不使用限制电路720时，第二级比较器740的第二输入节点N6具有异常放大的DC电压。
[0131]在图11中，N6_wo是指指在不使用限制电路720的情况下第二放大器741的第二输入节点N6的电压，并且0TA2_0UT_wo是第二级比较器740的输出节点N7处的输出信号，N6_wi是指在使用限制电路720的根据本发明构思的当前实施例中的第二放大器741的第二输入节点N6的电压并且0TA2_0UT_wi是指第二级比较器740的输出节点N7处的输出信号。
[0132]相比于本发明构思，详细描述不使用限制电路720的情况。
[0133]因为由于第一放大器731的特性导致第一放大器731的输出DC电压电平低，所以第二级比较器740由于存储在第二放大器741的第二输入节点N6中的经放大的DC电压而不能执行精确的比较。例如，第一级比较器730的输出信号0TA1_0UT和第一放大器731的第二输入节点N6的电压N6_wo之间可能没有交叉点，或者输出信号0TA1_0UT和第二输入节点N6的电压N6_wo可能交叉于不希望的点Pl。
[0134]限制电路720将第二放大器741的第二输入节点N6的DC电压电平限于不高于期望的(或可供选择地，预定的)上限，如图11中的“N6_wi”所示。换句话说，在包括限制电路720的实施例中，在启用开关控制信号S4时，第二级比较器740的第二输入节点N6的电平N6_wi根据经放大的输出信号0TA1_0UT的DC电压而增大，然后被限制电路720限制于上限。
[0135]如上所述，由于第二放大器741的第二输入节点N6的DC电压电平N6_wi被限制电路720限制为不高于上限，因此第一级比较器730的输出信号0TA1_0UT和第二放大器741的第二输入节点N6的电压N6_wo可以交叉于合适的点P2。
[0136]当不使用限制电路720时，第二级比较器740的输出信号0TA2_0UT_wo在点Pl处发生电平变化。结果，在图6中的图像(a)中出现黑色噪声(即，黑子)，或者在图6中的图像(b)中出现比黑色略亮的噪声。图6中的图像(a)对应于既不使用限制电路720又不使用箝位电路750的情况。图6中的图像(b)对应于使用箝位电路750但不使用限制电路720的情况。
[0137]相反地，当使用限制电路720时，第二级比较器740的输出信号0TA2_0UT_wi在点P2处发生电平变化。结果，即使物体是亮的，在图6中的图像(c)中也不出现黑色或灰色噪声。
[0138]当既不使用限制电路720又不使用箝位电路750时，如图6中的图像(a)中所示，黑子最差。当使用箝位电路750时，如图6中的图像(b)中所示，黑子略微减轻。当既使用限制电路720又使用箝位电路750时，如图6中的图像(c)中所示，消除了大部分黑子。
[0139]在图1OA中示出的实施例中，限制电路720连接到第二级比较器740的输出节点N8。然而，限制电路720可以直接连接到第二级比较器740的第二输入节点N6。
[0140]图12是根据本发明构思的其它实施例的列比较器电路800的电路图。列比较器电路800可以替代列比较器电路141。图13C是根据本发明构思的一些实施例的图12中示出的第一放大器831和限制电路820的电路图。
[0141]参照图12和图13C，列比较器电路800包括比较块810和限制电路820。比较块810可以包括至少两级比较器。图12中示出的当前实施例中的比较块810包括第一级比较器830和第二级比较器840，但本发明构思不限于此。
[0142]第一级比较器830接收像素信号PIX_0UT和斜波信号Ramp作为输入。第二级比较器840接收第一级比较器830的输出信号作为输入。第一级比较器830包括第一放大器831、第一输入电容器Cl和第一开关832。第一放大器831具有第一输入节点NI和第二输入节点N2以及第一输出节点N3。第一输入电容器Cl连接到被输入像素信号PIX_0UT的像素信号输入节点和第一放大器831的第一输入节点NI。
[0143]第一开关832连接在第一放大器831的第一输入节点NI和输出节点N3之间并且响应于开关控制信号S3来操作。
[0144]第二级比较器840包括第二放大器841、第二电容器C2和第三开关842。第二放大器841具有第一输入节点N4和第二输入节点N5以及输出节点N6。第二电容器C2连接在第二放大器841的第二输入节点N5和地电压之间。第二开关842连接在第二放大器841的第二输入节点N5和输出节点N6之间并且响应于开关控制信号S4来操作。第二放大器841的第一输入节点N4连接到第一放大器831的输出节点N3。
[0145]限制电路820可以包括串联连接在第一级比较器830的输出节点N3和地之间的至少一个二极管821和开关822，如图13C中所示。开关822响应于限制电路启用信号SW来操作。参照图13C，第一放大器831可以用镜像运算跨导放大器(OTA)来实现。
[0146]第一放大器831可以包括第一至第四NMOS晶体管丽IN、丽ΙΡ、ΜΝ0和丽I ;第一至第六PMOS晶体管MP0、MP1、MP2、MP3、MP4和MP5 ;和偏压晶体管MNBN。负输入信号INN (在节点NI处)被输入到第一 NMOS晶体管MNIN，并且正输入信号INP (在节点N2处)被输入到第二 NMOS晶体管丽IP。第一 NMOS晶体管丽IN的源极和第二 NMOS晶体管丽IP的源极公共连接到偏压晶体管MNBN的漏极。
[0147]第一 PMOS晶体管MPO和第二 PMOS晶体管MPl以电流镜形式彼此连接。第四PMOS晶体管MP3和第六PMOS晶体管MP5也以电流镜形式彼此连接。第三NMOS晶体管MNO和第四NMOS晶体管MNl也以电流镜形式彼此连接。
[0148]第三PMOS晶体管MP2的栅极和第五PMOS晶体管MP4极的栅彼此连接。第五PMOS晶体管MP4的漏极和第四NMOS晶体管丽I的漏极连接到输出节点OUT。
[0149]当假设不使用与第一放大器831的输出节点OUT连接的限制电路820时，在比较器830的判决之前和之后，电流发生变化。即，当比较器830的输出变化时，流过放大器831的电流也变化。结果，出现行式带噪声。将参照图13A和图13B对此进行描述。
[0150]图13A是示出当不使用与第一放大器831的输出节点OUT连接的限制电路820时图13C中示出的第一放大器831的判决之前电流流动的示图。图13B是示出当不使用与第一放大器831的输出节点OUT连接的限制电路820时图13C中示出的第一放大器831的判决之后电流流动的示图。
[0151]假设在第一放大器831的判决之前正输入信号INP高于负输入信号INN。在这种情况下，当假设电流“I”概念化地在从电源电压VDD经由第六PMOS晶体管P5、第二 NMOS晶体管MNIP和偏压晶体管MNBN通往地的路径中流动时，在其它路径中几乎没有电流流动。
[0152]由于第四PMOS晶体管MP3和第六PMOS晶体管MP5以电流镜形式彼此连接，因此假定电流“I”流过第四PMOS晶体管P3。然而，由于正输入信号INP高于负输入信号INN，因此输出节点OUT处的电平高。结果，几乎没有电流流过第四PMOS晶体管P3。因此，在正输入信号INP高于负输入信号INN的第一放大器831的判决之前,可以说总共“I”的电流在第一放大器831中流动。
[0153]然而，当正输入信号INP低于负输入信号INN时,第一放大器831的输出从高电平转变至低电平，这可对应于第一放大器831的判决点。
[0154]参照图13B，假设在第一放大器831的判决之后电流“I”概念化地从电源电压VDD流过第一 PMOS晶体管MPO和第一 NMOS晶体管丽IN。此时，正输入信号INP低于负输入信号INN，并且电流“I”流过以电流镜形式连接的第二 PMOS晶体管MP1。可以说总共“21”的电流在第一放大器831中流动。
[0155]如上所述，由于在第一放大器831的判决之前和之后，在第一放大器831中流动的电流的强度是不同的，因此出现行式带噪声并且图像的质量降低。
[0156]图14A至图14C是用于说明图13A和图13B中示出的第一放大器831中的电流变化的示图。参照图14A，假设在像素阵列110中的每行中布置有1000个像素。换句话说，假设像素阵列110中的列数是1000。还假设第一区域Al和第二区域A2是暗的而第三区域A3是亮的。
[0157]如图14B中所示，在比较从像素阵列110的第一区域Al中的行输出的像素信号PIX_0UT_A1与斜波信号Ramp的图13A和图13B中示出的放大器的操作中，在放大器的判决之前，也就是说，在放大器比较像素信号PIX_0UT_A1与斜波信号Ramp时，总共10001的电流在放大器中流动。在放大器的判决之后，也就是说，当斜波信号Ramp开始低于像素信号PIX_0UT_A1时，总共20001的电流在放大器中流动。
[0158]然而，如图14C中所示，在比较从第二区域A2和第三区域A3中的行输出的像素信号PIX_0UT_A2和PIX_0UT_A3与斜波信号Ramp的图13A和图13B中示出的放大器的操作中，当斜波信号Ramp高于像素信号PIX_0UT_A2时，总共10001的电流在放大器中流动。此后，当斜波信号Ramp低于像素信号PIX_0UT_A2且高于像素信号PIX_0UT_A3时，总共15001的电流在放大器中流动。从斜波信号Ramp低于像素信号PIX_0UT_A3的点开始，总共20001的电流在放大器中流动。
[0159]因此，尽管如图14B和图14C中所示，第一区域Al和第二区域A2都是暗区域，但当电流强度变化时，第一区域Al和第二区域A2的暗度是不同的。例如，当第一区域Al是黑色时，第二区域A2可以是灰色。换句话说，亮区域A3旁边的第二区域A2具有灰色的带噪声。
[0160]根据图12和图13C中示出的实施例，与第一放大器831的输出节点OUT连接的限制电路820用于抑制或防止在第一放大器831中流动的电流的强度发生变化。
[0161]返回到图13C，当设置限制电路820时，输出节点OUT处的电平被限制为最高达到期望的(或可供选择地，预定的)上限。
[0162]因此,在第一放大器831的判决之前正输入信号INP高于负输入信号INN的情况下，当假设电流“I”概念化地在从电源电压VDD经由第六PMOS晶体管P5、第二 NMOS晶体管丽IP和偏压晶体管MNBN通往地的路径中流动时，“ I ”的电流也流过以电流镜形式连接的第四PMOS晶体管MP3。然而，流过第四PMOS晶体管MP3的电流经由限制电路820流向地。
[0163]当设置限制电路820时，在第一放大器831的判决之前和之后，都有总共“21 ”的电流在第一放大器831中流动，因此，第一放大器831中的电流强度没有变化。结果，减少了由于电流强度变化而出现的噪声(例如，行式带噪声)。
[0164]图15是图12中示出的列比较器电路800的示意性信号时序图。将参照图12至图15描述列比较器电路800的整体操作。根据当前实施例，在信号S3或S4的自动归零时间段期间，也就是说，在“a-c”时间段期间，限制电路820不进行操作。如果在自动归零时间段期间限制电路820操作并且限制电压，则没有实现偏差消除。因此，限制电路820在自动归零时间段期间被禁用，而只在“d-k”时间段期间被启用。
[0165]当假设放大器831和841没有偏差时，在图15中示出的点“a”处，第一放大器831的两个输入信号0TA1_IN-和0TA1_IN+与第二放大器841的两个输入信号0TA2_IN_和0TA2_IN+处于相同的电平。
[0166]为了将重置信号转换成数字信号，在“d-e”时间段内，向斜波信号Ramp施加期望的(或可供选择地，预定的)偏差。然后，斜波信号Ramp开始从点“e”减小，也就是说，从点“e”开始形成斜波。计数器对点“e”至点“f”的时间进行计数，在点“f”处，第一放大器831的输出信号的极性发生变化。减法器电路或加减计数器可以得到图像信号和重置信号之差。在当前实施例中，可以使用位转换器和累加计数器来得到这个差。
[0167]在重置信号被转换成数字信号之后，如图15中所示，在点“h”处，启用传输控制信号TG，并且第一放大器831或OTAl的负输入信号0TA1_IN-因光电二极管H)积聚的电荷而发生变化。斜波信号Ramp的斜波在点“i”处重新开始，以将图像信号数字化。计数器对点“i”至点“ j”的时间进行计数，在点“ j”处，第二放大器842或0TA2的输出信号的极性发生变化。
[0168]在完成图像信号的数字化之后，将列比较器电路800初始化，以将下一个重置信
号数字化。
[0169]图16是根据本发明构思的其它实施例的作为图12中示出的列比较器电路800的修改形式的列比较器电路800’的电路图。图16中示出的列比较器电路800’与图12中示出的列比较器电路800类似。因此，将主要描述列比较器电路800和列比较器电路800’之间的差别，以避免赘述。
[0170]虽然在图12中示出的列比较器电路800中，限制电路820连接在第一级比较器830的输出节点N3和地之间，但在图16中示出的列比较器电路800’中，限制电路820’连接在第二级比较器880的输出节点N6和地之间。
[0171]如上所述，根据本发明的实施例，限制电路可以根据其目的以不同方式应用于比较器电路。
[0172]此外，应该理解，可以组合图12和图16的实施例，使得限制电路连接到第一比较器830和第二比较器840中的每个的输出。
[0173]图17是根据本发明构思的其它实施例的列比较器电路900的示意性电路图。参照图17，列比较器电路900包括比较块和限制电路。比较块可以包括至少两级比较器。在图17中示出的实施例中，比较块包括第一级比较器910和第二级比较器920，但本发明构思不限于当前实施例。
[0174]第一级比较器910包括第一放大器911、第一输入电容器ClB和第二输入电容器ClA以及第一开关912和第二开关913。第一放大器911具有第一输入节点NI和第二输入节点N2以及第一输出节点N3和第二输出节点N4。
[0175]第一输入电容器ClB连接到接收像素信号PIX_0UT的像素信号输入节点和第一放大器91的第一输入节点N2。第二输入电容器ClA连接在接收斜波信号Ramp的斜波信号输入节点和第一放大器911的第二输入节点N2之间。第一开关912连接在第一放大器911的第一输入节点NI和第一输出节点N3之间并且响应于开关控制信号S3B来操作。第二开关913连接在第一放大器911的第二输入节点N2和第二输出节点N4之间并且响应于开关控制信号S3A来操作。
[0176]第二级比较器920包括第二放大器921、第三电容器C2和第三开关922。第二放大器921具有第一输入节点N5和第二输入节点N6以及第一输出节点N7和第二输出节点N8。第三电容器C2连接在第二放大器921的第二输入节点N6和地电压之间。
[0177]第三开关922连接在第二放大器921的第二输入节点N6和第二输出节点N8之间并且响应于开关控制信号S4来操作。[0178]第二放大器921的第一输入节点N5连接到第一放大器911的第一输出节点N3。
[0179]图18是根据本发明构思的一些实施例的限制电路930和图17中示出的第一放大器911的电路图。第一放大器911包括第一 NMOS晶体管丽I和第二 NMOS晶体管丽2、第一PMOS晶体管MPl和第二 PMOS晶体管MP2和偏压晶体管MNO。
[0180]正输入信号INP被输入到第一 NMOS晶体管丽I并且负输入信号INN被输入到第
二NMOS晶体管丽2。第一 NMOS晶体管丽I的源极和第二 NMOS晶体管丽2的源极公共连接到偏压晶体管MNO的漏极。第一 PMOS晶体管MPl和第二 PMOS晶体管MP2以电流镜形式彼此连接。
[0181 ] 第一 PMOS晶体管MPl的栅极和漏极和第一 NMOS晶体管丽I的漏极公共连接到负输出节点0UTN。第二 PMOS晶体管MP2的漏极和第二 NMOS晶体管丽2的漏极公共连接到正输出节点OUTP。
[0182]限制电路930包括连接在第一放大器911的第一输出节点N3 (例如，正输出节点OUTP)和第二输出节点N4 (例如，负输出节点0UTN)之间的至少一个二极管。二极管可以由二极管连接的PMOS晶体管MPO来实现。二极管限制第一输出信号OUTP的摆幅。
[0183]图19是图18中示出的放大器911和比较示例的信号时序图。在列比较器电路900的判决之后(例如，在比较器的输出变化之后)，第一输出信号OUTP的低电平等于公共节点电压COMM的电平。此时，由接收斜波信号Ramp的第二输入节点INN来确定公共节点电压COMM的电平。
[0184]当在ADC130的操作期间斜波信号Ramp连续地减小并且公共节点电压COMM低于NMOS晶体管丽I或丽2的饱和电压时，电流量发生变化，从而造成噪声。例如，当在图18中示出的第一放大器911中没有设置限制电路930时，如图19中的曲线图(b)所示，随着斜波信号Ramp减小，公共节点电压COMM连续地减小，因此，如图19中的曲线图(d)中的曲线dl所示，出现电流波动。
[0185]因此，在判决之后，使用二极管MPO限制第一输出信号OUTP的摆幅，使得根据第一输入信号INN确定公共节点电压COMM的低电平。结果，减少或消除了电流的变化。例如，当如图18中所示第一放大器911包括限制电路930时，即使斜波信号Ramp减小，公共节点电压COMM也没有减小至低于下限，如图19中的曲线图(c)所示。结果，如图19中的曲线图(d)中的曲线d2所示，电流没有变化。
[0186]应该理解，本实施例可以应用于第一比较器910和第二比较器920 二者。另外，应该理解，本实施例可以与之前实施例中的一个结合。例如，第一比较器可以是具有图18的限制电路的比较器910，第二比较器可以是具有图16的限制电路820’的比较器840。
[0187]图20是根据本发明构思的一些实施例的包括图像传感器的电子系统的框图。可以用数据处理装置(诸如可以使用或支持MIPI接口的移动电话、个人数字助理(PDA)、便携式媒体播放器(PMP)、IP TV或智能电话)实现电子系统1000。电子系统1000包括应用处理器1010、图像传感器1040和显示器1050。
[0188]应用处理器1010中包括的CSI主机1012通过CSI与图像传感器1040中包括的CSI装置1041执行串行通信。例如，可以在CSI主机1012中实现光学串行化器，并且可以在CSI装置1041中实现光学解串行化器。
[0189]应用处理器1010中包括的DSI主机1011通过DSI与显示器1050中包括的DSI装置1051执行串行通信。例如，可以在DSI主机1011中实现光学串行化器，并且可以在DSI装置1051中实现光学解串行化器。
[0190]电子系统1000还可以包括与应用处理器1010通信的射频(RF)芯片1060。电子系统1000的物理层(PHY)1013和RF芯片1060的PHY根据MIPI DigRF标准彼此进行数据通信。电子系统1000还可以包括GPS1020、存储装置1070、DRAM1085和扬声器1290之中的至少一个元件。电子系统1000可以使用Wimaxl030、WLAN1100或USB1110等进行通信。
[0191]如上所述，根据本发明构思的一些实施例，可以解决图像传感器的模数转换电路中由地波动造成的行式带噪声和/或因放大像素的异常信号而出现的黑子。
[0192]另外，抑制或防止了在模数转换电路的放大器中流动的电流的强度变化，因此，减少或防止了因电流强度变化造成的噪声。结果，图像传感器的信号质量提高。
[0193]虽然已经参照本发明构思的示例性实施例具体示出和描述了本发明构思，但本领域的普通技术人员应该理解，在不脱离权利要求限定的本发明构思的精神和范围的情况下，可以在实施例中进行形式和细节上的各种变化。
【权利要求】
1.一种模数转换器,包括: 至少一个比较器，比较器具有第一输入节点和第二输入节点以及连接节点，连接节点是比较器的内部节点和输出节点中的一个；以及 限制电路，电连接到连接节点，限制电路被构造为限制连接节点的电压。
2.如权利要求1所述的模数转换器，其中，比较器包括放大器，并且连接节点是放大器的内部节点和输出节点中的一个。
3.如权利要求1所述的模数转换器，其中，连接节点是比较器的内部节点。
4.如权利要求3所述的模数转换器，其中，限制电路包括二极管。
5.如权利要求4所述的模数转换器，其中，二极管连接到地。
6.如权利要求4所述的模数转换器，其中，二极管连接到电源电压。
7.如权利要求4所述的模数转换器，其中，限制电路包括与二极管串联连接的开关。
8.如权利要求7所述的模数转换器，其中，开关被构造为在比较器的初始操作时间段期间禁用限制电路。
9.如权利要求7所述的模数转换器，其中，限制电路连接到地。
10.如权利要求7所述的模数转换器，其中，限制电路连接到电源电压。
11.如权利要求1所述的模数转换器，其中，连接节点是比较器的输出节点。
12.如权利要求11所述的模数转换器，其中，比较器包括具有第一输出节点和第二输出节点的放大器，放大器的第一输出节点和第二输出节点中的至少一个用作比较器的输出节点，并且限制电路电连接在放大器的第一输出节点和第二输出节点之间。
13.如权利要求12所述的模数转换器，其中，限制电路包括二极管。
14.如权利要求12所述的模数转换器，其中，限制电路是二极管连接的PMOS晶体管。
15.如权利要求11所述的模数转换器，其中，限制电路包括二极管。
16.如权利要求15所述的模数转换器，其中，二极管连接到地。
17.如权利要求15所述的模数转换器，其中，限制电路包括与二极管串联连接的开关。
18.如权利要求17所述的模数转换器，其中，开关被构造为在比较器的初始操作时间段期间禁用限制电路。
19.如权利要求17所述的模数转换器，其中，限制电路连接到地。
20.如权利要求1所述的模数转换器，还包括: 计数器，被构造为基于来自比较器的输出来产生计数值。
21.如权利要求1所述的模数转换器，其中，比较器被配置为比较第一输入与第二输入，第一输入是像素信号，并且第二输入是斜波信号。
22.一种模数转换器，包括: 至少一个比较电路，比较电路包括: 第一比较器， 第二比较器，连接到第一比较器的输出，以及 第一限制电路，电连接到第一比较器的输出，第一限制电路被构造为限制第一比较器的输出处的电压。
23.如权利要求22所述的模数转换器，其中，第一限制电路包括二极管。
24.如权利要求23所述的模数转换器，其中，第一限制电路包括与二极管串联连接的开关。
25.如权利要求24所述的模数转换器，其中，开关被构造为在第一比较器的初始操作时间段期间禁用限制电路。
26.如权利要求24所述的模数转换器，其中，第一限制电路连接到地。
27.如权利要求22所述的模数转换器，其中，比较电路包括第二限制电路，第二限制电路电连接到第二比较器的输出，第二限制电路被构造为限制第二比较器的输出处的电压。
28.如权利要求22所述的模数转换器，其中， 第一比较器包括具有第一输出节点和第二输出节点的放大器，放大器的第一输出节点和第二输出节点中的至少一个用作第一比较器的输出；并且 第一限制电路电 连接在放大器的第一输出节点和第二输出节点之间。
【文档编号】H03M1/12GK103684460SQ201310407579
【公开日】2014年3月26日 申请日期:2013年9月9日 优先权日:2012年9月7日
【发明者】林新桓, 朴儒珍, 梁韩, 秋教轸, 咸锡宪 申请人:三星电子株式会社