一种模数转换器的制造方法
【专利摘要】本发明提供一种模数转换器，包括：输入通道，用于接收模拟输入信号；与该输入通道连接的第一级电路，用于接收所述模拟输入信号；与所述第一级电路连接的第二级电路，用于接收所述第一级电路输出的模拟误差信号，并将所述模拟误差信号转换为数字信号输出；所述第一级电路还用于接收所述第二级电路的输出信号中选出的一个输出信号，并将选出的所述输出信号转换为数字输出信号。本发明的方案可以实现模数转换器的精度可配置。
【专利说明】一种模数转换器
【技术领域】
[0001]本发明涉及电路领域，特别是指一种模数(A/D)转换器。
【背景技术】
[0002]集成电路技术的不断发展，许多便携式设备、工业控制和无线通讯应用中需要低功耗、小面积的芯片。低功耗来降低对电池的容量要求，从而降低设备总体积，小的芯片面积可以减少系统开销，进一步提高设备便携性。模数转换器作为芯片接口电路，除了满足功耗和面积的要求外，在一些电子设备中，为实现不同的功能，往往需要模数转换器有不同的精度。如果根据系统要求集成多个精度不同的模数转换器，不仅会使芯片面积显著增加，同时很难实现低功耗应用。
【发明内容】
[0003]本发明要解决的技术问题是提供一种模数转换器，可以实现模数转换器的精度的
可配置。
[0004]为解决上述技术问题，本发明的实施例提供一种模数转换器，包括:
[0005]输入通道，用于接收模拟输入信号；
[0006]与该输入通道连接的第一级电路，用于接收所述模拟输入信号；
[0007]与所述第一级电路连接的第二级电路，用于接收所述第一级电路输出的模拟误差信号，并将所述模拟误差信号转换为数字信号输出；
[0008]所述第一级电路还用于接收所述第二级电路的输出信号中选出的一个输出信号，并将选出的所述输出信号转换为数字输出信号。
[0009]其中，上述模数转换器还包括:
[0010]连接在所述输入通道与所述第一级电路之间的第一开关，用于将所述模拟输入信号或所述第二级电路的所述输出信号输入所述第一级电路。
[0011]其中，模数转换器还包括:
[0012]控制所述第一开关的精度选择电路，用于控制所述第一级电路和所述第二级电路循环的次数。
[0013]其中，所述第一级电路包括:
[0014]与所述第一开关连接的第一子模数转换器，用于在第一次循环中，把所述模拟输入信号粗量化，并给出第一子模数转换器的输出信号；
[0015]连接在所述第一开关与所述第一子模数转换器之间的第二开关，用于选通所述第一子模数转换器；
[0016]与所述第一开关连接的第二子模数转换器，用于把所述模拟输入信号及所述第二级电路的所述输出信号中选出的一个输出信号进行粗量化，并给出所述第二子模数转换器的输出信号；
[0017]连接在所述第一开关与所述第二子模数转换器之间的第三开关，用于选通所述第二子模数转换器；
[0018]与所述第一子模数转换器和所述第二子模数转换器的输出连接的第一子数模转换器，用于将所述第一子模数转换器、所述第二子模数转换器输出的数字信号转换为模拟信号;
[0019]与所述输入通道的采样保持电路和所述第一子数模转换器输出连接的第一精确乘2电路，用于将所述采样保持电路输出的模拟输入信号和所述第一子数模转换器的输出信号做差，并放大2倍。
[0020]其中，所述第二级电路包括:
[0021]与所述第一级电路的输出连接的第三子模数转换器，用于将所述第一级电路的输出信号粗量化，并给出所述第三子模数转换器的输出信号；
[0022]连接在所述第一级电路与所述第三子模数转换器之间的第四开关，用于选通所述第三子模数转换器；
[0023]与所述第一级电路的输出连接的第四子模数转换器，用于将所述第一级电路的输出信号粗量化；
[0024]连接在所述第一级电路的输出与所述第四子模数转换器之间的第五开关，用于选通所述第四子模数转换器；
[0025]与所述第三子模数转换器的输出连接的第二子数模转换器，用于将所述第三子模数转换器输出的数字信号转换为模拟信号；
[0026]与所述输入通道的采样保持电路和所述第二子数模转换器输出连接的第二精确乘2电路，用于将所述第一级电路输出的误差信号与所述第二子数模转换器的输出信号做差，并放大2倍。
[0027]其中，所述第四子模数转换器为I位模数转换器。
[0028]其中，所述第一精确乘2电路和第二精确乘2电路均由全差分运算放大器和电容组成。
[0029]其中，上述模数转换器还包括:
[0030]与所述第一级电路和所述第二级电路连接的偏置电流产生电路，用于给所述第一级电路和所述第二级电路供电。
[0031]其中，所述偏置电流产生电路包括:
[0032]放大器和第一 MOS管、负载电阻形成的反馈环路；其中，所述放大器的输出连接所述第一 MOS管的栅极，所述第一 MOS管的漏极连接所述负载电阻的一端，并连接所述放大器的反相输入端，所述负载电阻的另一端接地；
[0033]所述第一 MOS管、第二 MOS管、第三MOS管和第四MOS管组成的电流镜电路；其中，所述第二 MOS管、第三MOS管和所述第四MOS管的栅极相互连接，且均与所述第一 MOS管的栅极连接，将所述第一 MOS管支路的恒定电流按比例镜像到三条支路；
[0034]与所述第二 MOS管连接的第五MOS管；
[0035]与所述第三MOS管连接的第六MOS管；
[0036]与所述第四MOS管连接的第七MOS管；
[0037]与所述第五MOS管、所述第六MOS管和所述第七MOS管连接的第八MOS管；
[0038]与所述第八MOS管连接的第九MOS管；[0039]其中，所述第五MOS管、第六MOS管和第七MOS管作为开关管控制三条支路电流是否流入按二极管形式连接的第八MOS管，再通过所述第八MOS管和所述第九MOS管组成的电流镜将电流弓I出，提供给所述全差分运算放大器。
[0040]其中，上述模数转换器还包括:
[0041]与所述偏置电流产生电路连接的模式选择电路，用于按照是否处于工作模式，选择所述偏置电流产生电路是否工作；
[0042]其中，非工作模式有三种，分别为待机、睡眠和关机模式；
[0043]当处于工作模式时，所述模式选择电路按照时钟频率的不同，设置所述偏置电流产生电路的偏置电流的大小。
[0044]其中，上述模数转换器还包括:
[0045]与所述第一级电路和所述第二级电路连接的时钟驱动电路，用于产生所述第一级电路和所述第二级电路的底极板采样时所需的非交叠时钟。
[0046]其中，上述模数转换器还包括:
[0047]与所述第一级电路和所述第二级电路连接的冗余校准电路，用于对所述第一级电路和所述第二级电路输出的数字信号进行校准，得到校准后的信号。
[0048]本发明的上述技术方案的有益效果如下:
[0049]上述方案中，通过第一级电路和第二级电路的两级循环级可将信号粗量化后得到高精度输出，并可实现精度的可配置。
【专利附图】
【附图说明】
[0050]图1为本发明的模数(A/D)转换器的示意方框图；
[0051]图2为本发明的实现精度可配置的示意方框图；
[0052]图3是图2第一级电路的结构示意图；
[0053]图4是图2第二级电路的结构示意图；
[0054]图5是可编程偏置电流的实现电路图。
【具体实施方式】
[0055]为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
[0056]如图1所示，本发明的实施例提供了一种模数(A/D)转换器，包括:输入通道101，用于接收模拟输入信号；其中，该模拟输入信号一种为单端输入信号，则有9条可选通道；另一种为差分形式，其中一条作为反相输入端，其他为正相输入端，则有8组通道；图1中箭头表示信号流，并非只适用于单端输入信号；
[0057]与该输入通道101连接的第一级电路107，用于接收所述模拟输入信号；
[0058]与所述第一级电路107连接的第二级电路108，用于接收所述第一级电路107输出的模拟误差信号，并将所述模拟误差信号转换为数字信号输出；
[0059]所述第一级电路107还用于接收所述第二级电路108的输出信号中选出的一个输出信号，并将选出的所述输出信号转换为数字输出信号。
[0060]其中，上述模数转换器还包括:连接在所述输入通道101与所述第一级电路107之间的第一开关106，用于将所述模拟输入信号或所述第二级电路108的所述输出信号输入所述第一级电路107。
[0061]进一步的，上述模数转换器还包括:控制所述第一开关106的精度选择电路102，用于控制所述第一级电路107和所述第二级电路108循环的次数。
[0062]在本发明的上述模数转换器的实施例中，还可以包括:与所述第一级电路107和所述第二级电路108连接的冗余校准电路110，用于对所述第一级电路107和所述第二级电路108输出的数字信号进行校准，得到校准后的信号。
[0063]也就是说，精度选择电路102控制选择开关106，决定A/D转换器的第一级107的输入端接收来自通道101的信号还是接收来自第二级108处理后的信号；精度选择102可以根据精度要求来控制第一级电路107和第二级电路108的循环次数，从而配置精度；配置精度的过程可以参考图2:第一级电路107和第二级电路108均被复用，每循环一次，被复用一次，并将量化的2位数字码(即二进制)输出给冗余校准电路110 ;冗余校准电路110采用每级1.5位的校准技术，得到2η位的输出；其中η为循环的次数；例如本实施例中实现了 6?12位的精度可配置，即相应控制循环次数3飞次，最后一次循环时，只用到第一级电路107，而第二级电路108由一个I位ADC (模数转换器)202代替，I位ADC202在实施例中由一个动态比较器实现。
[0064]第一级电路107和第二级电路108要实现粗量化输入信号以及余量增益的功能，第一级电路107的结构如图3所示:
[0065]所述第一级电路107包括:与所述第一开关106连接的第一子模数转换器(ADC)304，用于在第一次循环中，把所述模拟输入信号粗量化，并给出第一子模数转换器(ADC)304的输出信号；
[0066]连接在所述第一开关106与所述第一子模数转换器(ADC) 304之间的第二开关302，用于选通所述第一子模数转换器(ADC) 304 ；
[0067]与所述第一开关106连接的第二子模数转换器(ADC)305，用于把所述模拟输入信号及所述第二级电路108的所述输出信号中选出的一个输出信号进行粗量化，并给出所述第二子模数转换器(ADC) 305的输出信号；
[0068]连接在所述第一开关106与所述第二子模数转换器(ADC) 305之间的第三开关303，用于选通所述第二子模数转换器(ADC) 305 ；
[0069]与所述第一子模数转换器(ADC)304和所述第二子模数转换器(ADC)305的输出连接的第一子数模转换器(DAC) 306，用于将所述第一子模数转换器(ADC) 304、所述第二子模数转换器(ADC) 305输出的数字信号转换为模拟信号；
[0070]与所述输入通道的采样保持电路301和所述第一子数模转换器(DAC) 306输出连接的第一精确乘2电路307,用于将所述米样保持电路301输出的模拟输入信号和所述第一子数模转换器(DAC) 306的输出信号做差，并放大2倍。
[0071]也就是说，模拟信号输入通道101后有两条支路，一条通过SH301(采样保持电路)，另一条进入子ADC量化。由于第一级电路107的输入信号有两种形式，单端或差分，因此这里有两个子ADC，第一子模数转换器(ADC) 304和第二子模数转换器(ADC) 305 ;第一子模数转换器(ADC)304单端信号输入时工作，由第二开关302控制；第二子模数转换器(ADC)305差分信号输入时工作，由第三开关303控制；第二开关302和第三开关303的控制信号互补，因此同一时刻只有一子ADC工作。经过子ADC量化后的2位数字信号一条输出给图1中的冗余校准110，另一条作为第一数模转换器(DAC) 306的控制信号；第一子数模转换器(DAC) 306将2位数字码转化成模拟信号，再与前面SH301保持的输入信号做差，最后经过第一精确乘2 (即X2)电路307将误差放大，继而输出给下一级。
[0072]如图4所示，在本发明的模数转换器实施例中，所述第二级电路108包括:与所述第一级电路107的输出连接的第三子模数转换器(ADC)403，用于将所述第一级电路107的输出信号粗量化，并给出所述第三子模数转换器(ADC) 403的输出信号；
[0073]连接在所述第一级电路107与所述第三子模数转换器(ADC) 403之间的第四开关402，用于选通所述第三子模数转换器(ADC) 403 ；
[0074]与所述第一级电路107的输出连接的第四子模数转换器(ADC)404，用于将所述第一级电路107的输出信号粗量化；
[0075]连接在所述第一级电路107的输出与所述第四子模数转换器(ADC) 404之间的第五开关401，用于选通所述第四子模数转换器(ADC) 404 ；
[0076]与所述第三子模数转换器(ADC) 403的输出连接的第二子数模转换器(DAC) 405，用于将所述第三子模数转换器(ADC) 403输出的数字信号转换为模拟信号；
[0077]与所述输入通道的采样保持电路407和所述第二子数模转换器(DAC) 405输出连接的第二精确乘2电路406，用于将所述第一级电路107输出的误差信号与所述第二子数模转换器(DAC) 405的输出信号做差，并放大2倍。
[0078]其中，所述第四子模数转换器(ADC)为I位ADC ;所述第一精确乘2电路307和第二精确乘2电路406均由全差分运算放大器和电容组成。
[0079]也就是说，第二级电路108的功能与第一级电路107相似，参考图4 ;第一级电路107和第二级电路108之间的唯一差别就是第二级电路不用处理单端输入信号，因此没有必要使用两个子ADC ;于是第二级电路108只有一个差分子ADC403 (即上述第三子ADC)。第三子模数转换器(ADC)403受与它相连的第四开关402的控制。另外当最后一次循环时，第二级电路108只需输出I位数字码，因此比第一级电路107中增加了 I位ADC(即上述第四子ADC404)。I位ADC404受与它相连的第五开关401的控制。
[0080]上述实施例中，第一级电路107和第二级电路108中采样保持电路(SH) 301,407和精确乘2电路307、406结合在一起采用了底极板采样技术，因此需要非交叠的时钟。
[0081]因此，如图1所示，本发明的模数转换器的实施例还包括:与所述第一级电路107和所述第二级电路108连接的时钟驱动电路109，用于产生所述第一级电路107和所述第二级电路108的底极板采样时所需的非交叠时钟。
[0082]进一步的，本发明的模数转换器的实施例中，还可以包括:与所述第一级电路107和所述第二级电路108连接的偏置电流产生电路104，用于给所述第一级电路107和所述第二级电路108供电；具体的，如图5所示，所述偏置电流产生电路104包括:放大器501和第一 MOS管502、负载电阻504形成的反馈环路；其中，所述放大器501的输出连接所述第一MOS管502的栅极，所述第一 MOS管502的漏极连接所述负载电阻504的一端，并连接所述放大器501的反相输入端,所述负载电阻504的另一端接地；所述第一 MOS管502、第二 MOS管505、第三MOS管507和第四MOS管509组成的电流镜电路；其中，所述第二 MOS管505、第三MOS管507和所述第四MOS管509的栅极相互连接，且均与所述第一 MOS管502的栅极连接，将所述第一 MOS管502支路的恒定电流按比例镜像到三条支路；与所述第二 MOS管505连接的第五MOS管506 ;与所述第三MOS管507连接的第六MOS管508 ;与所述第四MOS管509连接的第七MOS管510 ;与所述第五MOS管506、所述第六MOS管508和所述第七MOS管510连接的第八MOS管511 ;与所述第八MOS管511连接的第九MOS管512 ;其中，所述第五MOS管506、第六MOS管508和第七MOS管510作为开关管控制三条支路电流是否流入按二极管形式连接的第八MOS管511，再通过所述第八MOS管511和所述第九MOS管512组成的电流镜将电流引出，提供给所述全差分运算放大器。
[0083]具体的说，鉴于A/D转换器正常工作时，时钟频率会随外界条件改变而变化的特点，本发明采用了进一步节省功耗的方式。在本发明的实施例中，功耗的主要贡献者是精确乘2电路307、406。精确乘2电路307、406由全差分运放和电容组成。当采样速率变化时，对精确乘2电路307、406中全差分运放的性能要求也有所变化，速率越慢，性能要求越低。因此在本发明中对不同的采样速率，提供给运放不同的偏置电流。参考图5，图5画出了提供给运放的基准偏置电流的产生电路。
[0084]其中，上述MOS管均可以为PMOS管，放大器501和第一 MOS管502、负载电阻504形成反馈环路，将bias节点503的电位钳制为Vbias ；Vbias是由基准提供的参考电压，使得电阻504上的电压恒定，从而得到一路恒定的电流。
[0085]第一 MOS管502和第二 MOS管505、第三MOS管507、第四MOS管509组成了电流镜电路，将第一 MOS管502支路的恒定电流按比例镜像到三条支路。实施例中的比例为1:2:4。
[0086]通过控制第二 MOS管505、第三MOS管507、第四MOS管509的尺寸，可以得到成比例的恒定电流。
[0087] 第五MOS管506、第六MOS管508、第七MOS管510作为开关管控制三条支路电流是否流入下面按二极管形式连接的第八MOS管511。由于三条支路的电流成比例，控制开关管的通断可以得到7种大小的电流。再通过第八MOS管511和第九MOS管512组成的电流镜将电流引出，提供给A/D转换器中的运放，实现功耗随时钟速率的变化而变化。对应关系如表1所示。其中C(TC2为控制信号。
[0088]表1可编程偏置电流与时钟对应表
【权利要求】
1.一种模数转换器,其特征在于,包括: 输入通道，用于接收模拟输入信号； 与该输入通道连接的第一级电路，用于接收所述模拟输入信号； 与所述第一级电路连接的第二级电路，用于接收所述第一级电路输出的模拟误差信号，并将所述模拟误差信号转换为数字信号输出； 所述第一级电路还用于 接收所述第二级电路的输出信号中选出的一个输出信号，并将选出的所述输出信号转换为数字输出信号。
2.根据权利要求1所述的模数转换器，其特征在于，还包括: 连接在所述输入通道与所述第一级电路之间的第一开关，用于将所述模拟输入信号或所述第二级电路的所述输出信号输入所述第一级电路。
3.根据权利要求2所述的模数转换器，其特征在于，还包括: 控制所述第一开关的精度选择电路，用于控制所述第一级电路和所述第二级电路循环的次数。
4.根据权利要求3所述的模数转换器，其特征在于，所述第一级电路包括: 与所述第一开关连接的第一子模数转换器，用于在第一次循环中，把所述模拟输入信号粗量化，并给出第一子模数转换器的输出信号； 连接在所述第一开关与所述第一子模数转换器之间的第二开关，用于选通所述第一子模数转换器； 与所述第一开关连接的第二子模数转换器，用于把所述模拟输入信号及所述第二级电路的所述输出信号中选出的一个输出信号进行粗量化，并给出所述第二子模数转换器的输出信号； 连接在所述第一开关与所述第二子模数转换器之间的第三开关，用于选通所述第二子模数转换器；与所述第一子模数转换器和所述第二子模数转换器的输出连接的第一子数模转换器，用于将所述第一子模数转换器、所述第二子模数转换器输出的数字信号转换为模拟信号；与所述输入通道的采样保持电路和所述第一子数模转换器输出连接的第一精确乘2电路，用于将所述采样保持电路输出的模拟输入信号和所述第一子数模转换器的输出信号做差，并放大2倍。
5.根据权利要求4所述的模数转换器，其特征在于，所述第二级电路包括: 与所述第一级电路的输出连接的第三子模数转换器，用于将所述第一级电路的输出信号粗量化，并给出所述第三子模数转换器的输出信号； 连接在所述第一级电路与所述第三子模数转换器之间的第四开关，用于选通所述第三子模数转换器； 与所述第一级电路的输出连接的第四子模数转换器，用于将所述第一级电路的输出信号粗量化； 连接在所述第一级电路的输出与所述第四子模数转换器之间的第五开关，用于选通所述第四子模数转换器； 与所述第三子模数转换器的输出连接的第二子数模转换器，用于将所述第三子模数转换器输出的数字信号转换为模拟信号；与所述输入通道的采样保持电路和所述第二子数模转换器输出连接的第二精确乘2电路，用于将所述第一级电路输出的误差信号与所述第二子数模转换器的输出信号做差，并放大2倍。
6.根据权利要求5所述的模数转换器，其特征在于，所述第四子模数转换器为I位模数转换器。
7.根据权利要求5所述的模数转换器，其特征在于，所述第一精确乘2电路和第二精确乘2电路均由全差分运算放大器和电容组成。
8.根据权利要求7所述的模数转换器，其特征在于，还包括: 与所述第一级电路和所述第二级电路连接的偏置电流产生电路，用于给所述第一级电路和所述第二级电路供电。
9.根据权利要求8所述的模数转换器，其特征在于，所述偏置电流产生电路包括: 放大器和第一 MOS管、负载电阻形成的反馈环路；其中，所述放大器的输出连接所述第一 MOS管的栅极，所述第一 MOS管的漏极连接所述负载电阻的一端，并连接所述放大器的反相输入端，所述负载电阻的另一端接地； 所述第一MOS管、第二MOS管、第三MOS管和第四MOS管组成的电流镜电路；其中，所述第二 MOS管、第三MOS管和所述第四MOS管的栅极相互连接，且均与所述第一 MOS管的栅极连接，将所述第一 MOS管支路的恒定电流按比例镜像到三条支路； 与所述第二 MOS管连接的第五MOS管； 与所述第三MOS管连接的第六MOS管； 与所述第四MOS管连接的第七MOS管； 与所述第五MOS管、所述第六MOS管和所述第七MOS管连接的第八MOS管； 与所述第八MOS管连接的第九MOS管； 其中，所述第五MOS管、第六MOS管和第七MOS管作为开关管控制三条支路电流是否流入按二极管形式连接的第八MOS管，再通过所述第八MOS管和所述第九MOS管组成的电流镜将电流引出，提供给所述全差分运算放大器。
10.根据权利要求8所述的模数转换器，其特征在于，还包括: 与所述偏置电流产生电路连接的模式选择电路，用于按照是否处于工作模式，选择所述偏置电流产生电路是否工作； 其中，非工作模式有三种，分别为待机、睡眠和关机模式； 当处于工作模式时，所述模式选择电路按照时钟频率的不同，设置所述偏置电流产生电路的偏置电流的大小。
11.根据权利要求1所述的模数转换器，其特征在于，还包括: 与所述第一级电路和所述第二级电路连接的时钟驱动电路，用于产生所述第一级电路和所述第二级电路的底极板采样时所需的非交叠时钟。
12.根据权利要求1所述的模数转换器，其特征在于，还包括: 与所述第一级电路和所述第二级电路连接的冗余校准电路，用于对所述第一级电路和所述第二级电路输出的数字信号进行校准，得到校准后的信号。
【文档编号】H03M1/12GK103944569SQ201310019308
【公开日】2014年7月23日 申请日期:2013年1月18日 优先权日:2013年1月18日
【发明者】朱樟明, 梁亮, 李伟江, 杨银堂 申请人:西安电子科技大学