推挽式放大器和差动推挽式放大器的制造方法
【专利摘要】本发明涉及推挽式放大器和差动推挽式放大器。一种推挽式放大器包括放大器输入、推式放大器级、挽式放大器级和倒相放大器输出。
【专利说明】推挽式放大器和差动推挽式放大器
【技术领域】
[0001]本发明的实施例涉及推挽式放大器、差动推挽式放大器、包括差动推挽式放大器的收发器电路以及具有收发器电路的移动通信设备。
【背景技术】
[0002]大多数具有高吞吐量的现代通信设备或通信系统依赖于多输入-输出构思来支持更宽的传输带宽。例如，4G LTE高级标准规定载波聚合解决方案(CA)以将其有效带宽扩充到超过20MHz。载波聚合构思建议聚合多个分量载波以便形成更大的总传输带宽。在带内区域聚合的情况下，分量载波落入到具有一个物理输入端口的相同频带中。因此，存在对分量载波的高效分离的需要。
【发明内容】
[0003]本发明的实施例提供了一种推挽式放大器，其包括放大器输入、推式放大器级、挽式放大器级和倒相放大器输出。所述推式放大器级包括第一可调RC阻抗匹配电路和第一晶体管类型的两个晶体管，所述第一晶体管类型的两个晶体管被串联布置以使得该第一晶体管类型的第一晶体管的输出接触部和该第一晶体管类型的第二晶体管的输入接触部经由第一公共节点彼此耦合。所述挽式放大器级包括第二可调RC阻抗匹配电路和第二晶体管类型的两个晶体管，所述第二晶体管类型的两个晶体管被串联布置以使得该第二晶体管类型的第一晶体管的输出接触部和该第二晶体管类型的第二晶体管的输入接触部经由第二公共节点彼此耦合。推式放大器级和挽式放大器级的相应第一晶体管具有耦合到所述放大器输入的其控制接触部，其中相应的可调Re阻抗匹配电路具有耦合到所述放大器输入的其第一侧以及耦合到所述推式放大器级和所述挽式放大器级的相应公共节点的其第二侦U，并且其中所述推式放大器级的第二晶体管和所述挽式放大器级的第二晶体管具有输出到彼此并且输出到倒相放大器输出的其输出接触部。
[0004]另一实施例提供了一种差动推挽式放大器，其包括差动输入、差动输出、第一推挽式放大器和第二推挽式放大器。该差动输入具有P输入和η输入,其中该差动输出具有η输出和P输出。第一推挽式放大器被布置在P输入和η输出之间，并且第二推挽式放大器被布置在η输入和P输出之间。每一个推挽式放大器包括:连接到所述P输入或η输入的放大器输入、推式放大器级、挽式放大器级和连接到所述η输出或P输出的倒相放大器输出。所述推式放大器级包括第一可调RC阻抗匹配电路和第一晶体管类型的两个晶体管，所述第一晶体管类型的两个晶体管被串联布置以使得该第一晶体管类型的第一晶体管的输出接触部和第二晶体管类型的第二晶体管的输入接触部经由第一公共节点彼此耦合。所述挽式放大器级包括第二可调RC阻抗匹配电路和第二晶体管类型的两个晶体管，所述第二晶体管类型的两个晶体管被串联布置以使得该第二晶体管类型的第一晶体管的输出接触部和该第二晶体管类型的第二晶体管的输入接触部经由第二公共节点彼此耦合。推式放大器级和挽式放大器级的相应第一晶体管具有耦合到所述放大器输入的其控制接触部，其中相应的可调RC阻抗匹配电路具有耦合到所述放大器输入的其第一侧以及耦合到所述推式放大器级和所述挽式放大器级的相应公共节点的其第二侧，并且其中所述推式放大器级的第二晶体管和所述挽式放大器级的第二晶体管具有耦合到彼此并且耦合到倒相放大器输出的其输出接触部。
[0005]另一实施例提供了一种差动挽式放大器，其包括差动输入、差动输出、第一推挽式放大器和第二推挽式放大器。该差动输入具有P输入和η输入,其中该差动输出具有包括第一电容器的η输出和包括第二电容器的P输出。所述第一推挽式放大器被布置在P输入和η输出之间，并且所述第二推挽式放大器被布置在η输入和P输出之间。每一个推挽式放大器包括:连接到所述P输入或η输入的放大器输入、推式放大器级、挽式放大器级和连接到所述η输出或P输出的倒相输出。所述推式放大器级包括第一 RC阻抗匹配电路和PMOS类型的两个MOSFET晶体管，所述第一 RC阻抗匹配电路包括串联连接的第一可调电阻器和第一电容器，所述PMOS类型的两个MOSFET晶体管被串联布置以使得该PMOS类型的第一 MOSFET晶体管的输出接触部和PMOS类型的第二 MOSFET晶体管的输入接触部经由第一公共节点彼此耦合。所述挽式放大器级包括第二 RC阻抗匹配电路和NMOS类型的两个MOSFET晶体管，所述第二 RC阻抗匹配电路包括串联连接的第二可调电阻器和第二电容器，所述NMOS类型的两个MOSFET晶体管被串联布置以使得该NMOS类型的第一 MOSFET晶体管的输出接触部和该NMOS类型的第二MOSFET晶体管的输入接触部经由第二公共节点彼此耦合。推式放大器级和挽式放大器级的相应第一 MOSFET晶体管具有耦合到所述放大器输入的其控制接触部，其中相应的可调RC阻抗匹配电路具有耦合到所述放大器输入的其第一侧以及耦合到所述推式放大器级和所述挽式放大器级的相应公共节点的其第二侧，并且其中所述推式放大器级的第二 MOSFET晶体管和所述挽式放大器级的第二 MOSFET晶体管具有耦合到彼此并且耦合到倒相放大器输出的其输出接触部。所述第一和第二推挽式放大器的推式放大器级包括=PMOS类型的一个或多个增益调整MOSFET晶体管，与所述PMOS类型的相应第二 MOSFET晶体管并联布置，以使得该一个或多个增益调整MOSFET晶体管连接在这些相应的第一公共节点和相应的倒相放大器输出之间，其中所述第一和第二推挽式放大器的挽式放大器级包括=NMOS类型的一个或多个增益调整MOSFET晶体管，与所述NMOS类型的相应第二 MOSFET晶体管并联布置，以使得该一个或多个增益调整MOSFET晶体管连接在相应的第二公共节点和相应的放大器输出之间。所述推式放大器级的一个或多个增益调整MOSFET晶体管中的每一个都包括PMOS类型的差动增益抵消MOSFET晶体管，其被连接在相应的第一公共节点和相应的非倒相放大器输出之间，其中所述挽式放大器级的一个或多个增益调整MOSFET晶体管中的每一个都包括NMOS类型的差动增益抵消MOSFET晶体管，其被连接在相应的第二公共节点和相应的非倒相放大器输出之间。所述第一推挽式放大器的非倒相放大器输出被连接到第二推挽式放大器的倒相放大器输出，并且其中所述第二推挽式放大器的非倒相放大器输出被连接到所述第一推挽式放大器的倒相放大器输出。
[0006]另一实施例提供了一种收发器电路，其包括第一差动推挽式放大器。该第一差动推挽式放大器包括差动输入、差动输出、第一推挽式放大器和第二推挽式放大器。该差动输入具有P输入和η输入，其中该差动输出具有η输出和P输出并且耦合到第一混频器和第二混频器，该第一混频器被配置成输出输入信号的正交分量(Q)，该第二混频器被配置成输出输入信号的同相分量(I)。所述第一推挽式放大器被布置在P输入和η输出之间，并且所述第二推挽式放大器被布置在η输入和P输出之间。每一个推挽式放大器包括:连接到所述P输入或η输出的放大器输入、推式放大器级和挽式放大器级。该推式放大器级包括:第一可调RC阻抗匹配电路；第一晶体管类型的两个晶体管，其被串联布置以使得该第一晶体管类型的第一晶体管的输出接触部和该第一晶体管类型的第二晶体管的输入接触部经由第一公共节点彼此耦合；和所述第一晶体管类型的一个或多个增益调整晶体管，其与所述第一晶体管类型的第二晶体管并联布置，以使得所述第一晶体管类型的一个或多个增益调整晶体管被连接在所述第一公共节点和倒相放大器输出之间。第一晶体管类型的一个或多个增益调整晶体管中的每一个包括第一晶体管类型的差动增益抵消晶体管，其被连接在所述第一公共节点和非倒相放大器输出之间。该挽式放大器级包括:第二可调RC阻抗匹配电路；第二晶体管类型的两个晶体管，其被串联布置以使得该第二晶体管类型的第一晶体管的输出接触部和该第二晶体管类型的第二晶体管的输入接触部经由第二公共节点彼此耦合；和所述第二晶体管类型的一个或多个增益调整晶体管，其与所述第二晶体管类型的第二晶体管并联布置，以使得所述第二晶体管类型的一个或多个增益调整晶体管被连接在所述第二公共节点和倒相放大器输出之间。所述第二晶体管类型的一个或多个增益调整晶体管中的每一个包括第二晶体管类型的差动增益抵消晶体管，其被连接在第二公共节点和非倒相放大器输出之间。该倒相放大器输出被连接到η输出或P输出。推式放大器级和挽式放大器级的相应第一晶体管具有耦合到该放大器输入的其控制接触部，其中相应的可调RC阻抗匹配电路具有耦合到所述放大器输入的其第一侧以及也耦合到所述推式放大器级和所述挽式放大器级的相应公共节点的其第二侧，并且其中所述推式放大器级的第二晶体管和所述挽式放大器级的第二晶体管具有耦合到彼此并且耦合到倒相放大器输出的其输出接触部。该第一推挽式放大器的非倒相放大器输出被连接到第二推挽式放大器的倒相输出，并且其中该第二推挽式放大器的非倒相放大器输出被连接到第一推挽式放大器的倒相放大器输出。
[0007]另一实施例提供了一种移动通信设备，其包括收发器电路，该收发器电路包括至少一个差动推挽式放大器。该差动推挽式放大器包括不同的差动输入、差动输出、第一推挽式放大器和第二推挽式放大器。该差动输入具有P输入和η输入,并且其中该差动输出具有η输出和P输出并且耦合到被配置成输出输入信号的正交分量的第一混频器和被配置成输出输入信号的同相分量的第二混频器。所述第一推挽式放大器被布置在P输入和η输出之间，并且所述第二推挽式放大器被布置在η输入和P输出之间。每一个推挽式放大器包括连接到所述P输入或η输入的放大器输入、推式放大器级和挽式放大器级。该推式放大器级包括:第一可调RC阻抗匹配电路；第一晶体管类型的两个晶体管，其被串联布置以使得第一晶体管类型的第一晶体管的输出接触部和该第一晶体管类型的第二晶体管的输入接触部经由第一公共节点彼此耦合；和所述第一晶体管类型的一个或多个增益调整晶体管，其与所述第一晶体管类型的第二晶体管并联布置，以使得所述第一晶体管类型的一个或多个增益调整晶体管被连接在所述第一公共节点和倒相放大器输出之间。所述第一晶体管类型的一个或多个增益调整晶体管中的每一个包括第一晶体管类型的差动增益抵消晶体管，其被连接在所述第一公共节点和非倒相放大器输出之间。该挽式放大器级包括:第二可调RC阻抗匹配电路；和第二晶体管类型的两个晶体管，其被串联布置以使得该第二晶体管类型的第一晶体管的输出接触部和该第二晶体管类型的第二晶体管的输入接触部经由第二公共节点彼此耦合；和所述第二晶体管类型的一个或多个增益调整晶体管，其与所述第二晶体管类型的第二晶体管并联布置，以使得所述第二晶体管类型的一个或多个增益调整晶体管被连接在所述第二公共节点和倒相放大器输出之间。所述第二晶体管类型的一个或多个增益调整晶体管中的每一个包括第二晶体管类型的差动增益抵消晶体管，其被连接在所述第二公共节点和非倒相放大器输出之间。推式放大器级和挽式放大器级的相应第一晶体管具有耦合到放大器输入的其控制接触部，其中相应的可调RC阻抗匹配电路具有耦合到所述放大器输入的其第一侧以及耦合到所述推式放大器级和所述挽式放大器级的相应公共节点的其第二侧，并且其中所述推式放大器级的第二晶体管和所述挽式放大器级的第二晶体管具有耦合到彼此并且耦合到所述第一和第二推挽式放大器的相应倒相放大器输出的其输出接触部。倒相放大器输出被连接到η输出或P输出。该第一推挽式放大器的非倒相放大器输出被连接到第二推挽式放大器的倒相放大器输出，并且其中该第二推挽式放大器的非倒相放大器输出被连接到第一推挽式放大器的倒相放大器输出。
【专利附图】
【附图说明】
[0008]下面关于附图来描述本发明的实施例。
[0009]图1示出通信系统和具有收发器的移动通信设备的框图，所述收发器具有改进的推挽式放大器；
图2示出包括改进的推挽式放大器的差动推挽式放大器的示例性实施方式的框图，所述改进的推挽式放大器具有可调阻抗匹配电路；
图3示出包括改进的推挽式放大器的差动推挽式放大器的示例性实施方式的框图，所述改进的推挽式放大器具有用于增益调整或增益抵消的装置；以及
图4a和4b示出具有改进的差动推挽式放大器的收发器的示例性实施方式的框图。
【具体实施方式】
[0010]随后将参考图1和图4讨论本文公开的教导的不同实施例。下面，相同附图标记被提供给具有相同或相似功能的对象，以使得在不同实施例内由相同附图标记指代的对象可互换并且其描述相互适用。
[0011]图1示出经由空中接口的下行链路端口 14a和上行链路端口 14b连接的基站10和移动通信设备12。该移动通信设备12包括收发器16，示出了该收发器16的放大视图。
[0012]收发器16被连接到天线18并包括模拟前端和基带处理器20。该模拟前端包括信号分路器(divider)元件22 (例如循环器(circulator))、接收器24和发射器(未示出)。该接收器24被布置在信号分路器元件22和基带处理器20之间，并在一个实施例中包括多个并行信号路径28a和28b，其中每个信号路径28a和28b都经由接收器24的差动输入26连接到分路器元件22。每个信号路径28a和28b包括相应的差动放大器30a和30b以及相应的混频器装置32a和32b，混频器装置32a和32b被布置在放大器30a和30b与基带处理器20之间。
[0013]如上所讨论的那样，载波聚合是一种用于增加基站10和移动通信设备12之间的下行链路14a和上行链路14b的带宽的解决方案。因此，将多个分量载波34a和34b聚合以形成用于下行链路端口 14a或上行链路14b的大的检修(overhaul)传输带宽。下面的讨论涉及下行链路14a，但是也能够传送到上行链路14b。被用于下行链路14b的两个载波34a和34b由接收器24接收。更详细地，经由一个天线18、将进入和外出信号分发给接收器24和发射器(未示出)的信号分路器元件22、以及接收器24，接收第一和第二载波34a和34b。在载波聚合的情况下，经由第一信号路径28a来接收和处理第一载波34a，其中经由第二信号路径28b来接收和处理第二载波34b。因为两个分量载波34a和34b落入到具有一个物理输入端口(差动输入26)的相同频带中，所以分量载波34a和34b被分离，以使得可以在两个分尚的输入路径28a和28b中处理它们。下面，将讨论用于分量载波34a和34b的分离的现有技术解决方案，之后将讨论其改进方法。
[0014]应用于Wifi和Edge-Evo的现有技术解决方案是:通过使用多个天线将载波分离移位到收发器芯片之外。另一现有技术解决方案是:将连接到一个天线的功率分配器集成到差动输入26中，其中功率分配器执行分离，或者更详细地，执行阻抗匹配。这样的芯片外功率分配器可能导致附加的损耗、更大的板面积、更高的BOM成本和更大的芯片尺寸。因此，存在对改进方法的需要，根据该改进方法，分别在接收器芯片和接收器24内部完成分量载波34a和34b的分尚。
[0015]通过针对差动放大器30a和30b使用新放大器类型，完成了接收器28中的分量载波34a和34b的分离。归因于改进的差动放大器30a和30b，信号路径28a和28b可以经由差动输入26直接连接到天线18，而不是经由功率分配器和信号分路器元件28。因此，每一个推挽式放大器30a和30b都包括用于阻抗匹配的装置。因此，具有推挽式配置的差动放大器30a和30b (也被称为低噪声放大器(LNA电路))可以进一步扩展到具有单个输入和多个输出的载波聚合架构。这样的架构导致小的芯片尺寸，并且因此导致小的板面积(Β0Μ)。此外，该载波聚合架构拥有低噪声和低损耗。
[0016]参考图2，将更详细地讨论推挽式放大器30a和30b。图2示出了一起形成差动放大器40且可被应用于根据图1的收发器16 (参见放大器30a、30b)的两个推挽式放大器40a和40b的简单实施方式。
[0017]差动推挽式放大器40包括第一推挽式放大器40a和第二推挽式放大器40b。每个推挽式放大器40a和40b形成单端推挽式放大器。充当倒相器的第一单端推挽式放大器40a被布置在P输入42a和η输出44a之间,其中，同样充当倒相器的第二单端推挽式放大器40b被布置在η输入42b和p输出44b之间。即，p输入42a和η输入42b形成差动推挽式放大器40的差动输入42 (=42a+42b),并且η输出44a (也被称为倒相放大器输出44a)和P输出44b (也被称为倒相放大器输出44b)形成差动推挽式放大器40的差动输出44(=44a+44b)。下面，将讨论推挽式放大器40a，其代表推挽式放大器40b。因而，由于差动放大器40的两个推挽式放大器40a和40b的几乎相同的结构，利用与在推挽式放大器40a的上下文中讨论的相同的附图标记来标记第二推挽式放大器40b的元件。
[0018]推挽式放大器40a包括推式放大器级46和挽式放大器级48。该挽式放大器级包括两个晶体管46a和46b (例如FET或MOSFET晶体管)，这两个晶体管46a和46b被串联连接以使得第一晶体管46a的输出接触部(例如漏极接触部)经由第一公共节点51连接到第二晶体管46b的输入接触部(例如源极接触部)。类似地，挽式放大器级48包括两个(FET或M0SFET)晶体管48a和48b，这两个晶体管48a和48b被串联连接以使得第一晶体管48a的输出接触部(例如漏极接触部)经由第二公共节点52连接到第二晶体管48b的输入接触部(例如源极接触部)。该两个放大器级46和48经由相应第二晶体管46b和48b的相应输出接触部(例如经由其相应的漏极接触部)在中央抽头50处彼此耦合。关于其晶体管类型，推式放大器级46不同于挽式放大器级48。因此，推式放大器级46可以包括第一晶体管类型的晶体管(例如PMOS晶体管)，而挽式放大器级48可以包括与第一晶体管类型互补的第二晶体管类型的晶体管(例如NMOS晶体管)。这些耦合的输出接触部形成η输出44a，其中P输入42a被连接到推式和挽式放大器级46和48的相应第一晶体管46a和48a的相应控制接触部(例如栅极接触部)。此外，推式放大器级46包括第一可调RC阻抗匹配电路53，其中挽式放大器级48包括第二可调RC阻抗匹配电路54。这两个可调RC阻抗匹配电路53和54被布置在P输入42a与相应的公共节点51和52之间。
[0019]所示的推挽式放大器40a被配置成当电源(未示出)被连接到推挽式放大器40a时接收对P输入42a施加的放大器信号并经由η输出44a输出经过放大的信号。例如，当电源被连接到第一晶体管46a的输入接触部时，地可以被连接到第一晶体管48a的输入接触部。因此，推式放大器级46将电流从正电源供给或作为源提供(source)到负载，其中该挽式放大器级48将电流从负载耗散或作为宿提供(sink)到地(或负电源)。即，两个放大器级46和48以反相(B卩，相隔180° )操作。这导致较少的失真(与单个放大器相比)，这是由于两个放大器级46和48中的非线性因对称布置而从彼此中被减去。这里，每个放大器级46和48由两级晶体管布置(也被称为共源共栅(包括晶体管46a和46b或者包括晶体管48a和48b))形成。换句话来表述，推挽式放大器40a由两个单级伪差动跨导器构建，该两个单级伪差动跨导器包括两对互补晶体管46a和48a以及46b和48b，它们像CMOS倒相器那样连接。归因于共源共栅布置(分别为共源共栅46a+46b和共源共栅48a+48b)，每个放大器级46和48的性能被改进并具有高电流稳定性。其上的背景是:第一晶体管46a (48a)在其输入接触部和其输出接触部处具有几乎恒定的电压。这几乎避免了向相同46a (48a)的控制接触部中的任何反馈。此外，第二晶体管46b (48b)在其输入接触部和其控制接触部处具有几乎恒定的电压，所以，在其上具有显著电压的仅有接触部是第一晶体管46a (48a)的控制接触部(参见P输入42a)和第二晶体管46b (48b)的输出接触部(参见η输出44a)。此外，归因于该布置，P输入42a通过相应的第二晶体管46b和48b而与η输出44a有效地隔离。分别为46a+46b和48a+48b的共源共栅布置的另一优点是高输入阻抗。
[0020]可以经由两个可调RC阻抗电路53和54来调整输入阻抗。归因于相应的第一和第二公共节点51和52与P输入42a之间的可调RC阻抗匹配电路53和54的布置，RC阻抗匹配电路形成两个分离的反馈回路。因此，通过将输出信号从输出44a反馈到输入42a，可以降低输入阻抗。为了调整该反馈，可经由可调电阻器或经由可调电容器来调整每个阻抗匹配电路53和54。归因于可调RC阻抗匹配电路53和54，推挽式放大器40a可以被实现为无线圈低噪声放大器，当与包括通常拥有大空间要求的线圈的放大器相比时，该无线圈低噪声放大器具有减小的板面积。
[0021]根据其他实施方式，相应的电容器55和56可以被布置在输入42a与相应的第一晶体管46a和48a的控制接触部(例如栅极接触部)之间。归因于这些电容器35和55，该输入42a被AC耦合以实现伪差动推挽模式中的共模调节。
[0022]图3示出差动推挽式放大器60的另一实施方式。该差动推挽式放大器60包括第一推挽式放大器60a和第二推挽式放大器60b,它们与图2的推挽式放大器40a和40b基本上相等。根据图2的描述,将描述推挽式放大器60a,其代表推挽式放大器60b。
[0023]在该不同实施方式中，推挽式放大器60a和60b的每个放大级46和48包括多个增益调整晶体管。推式放大器级46的增益调整晶体管62a和64a被并联连接到第二晶体管46b，以使得增益调整晶体管62a和64a被连接在第一公共节点51和中央抽头50之间(以及因此连接到η输出44a)。增益调整晶体管62a和64a也是第一晶体管类型的。挽式放大器级48也包括第二晶体管类型的两个增益调整晶体管62b和64b，它们与第二晶体管48b并联布置(即在第二公共节点52和中央抽头50之间)。这些增益调整晶体管62a、64a、62b和64b被如下布置:其中，其相应的输入接触部被布置到相应的公共节点51和52，并且其相应的输出接触部被布置到中央抽头50，其中通过使用控制信号“b”和/或“c”(被标记有b和C)，可经由其控制接触部选择性地切换这些增益调整晶体管，以使得可以实现逐步的增益调整。归因于这些增益调整晶体管62a、64a、62b和64b，通过划分流经推式放大器级46和挽式放大器级48的电流来实现增益步长，其中相应的比例取决于相应的启用的晶体管46b (控制信号“a”)、62a (控制信号“b”)和64a (控制信号“c”)或48b (控制信号“a”)、62b (控制信号“b”)和64b (控制信号“c”)。
[0024]在一个示例中，这些增益调整晶体管62a、64a、62b和64b中的每一个与被布置在相应的公共节点51和52与非倒相放大器输出44a’之间的差动增益抵消晶体管62a’、64a’、62b’和64b’组合。应当指出，差动增益抵消晶体管62a’和64a’是第一晶体管类型的，其中增益抵消晶体管62b’和64b’是第二晶体管类型的。该差动增益抵消晶体管62a’、64a’、62b’和64b’形成增益调整晶体管62a、64a、62b和64b的对等物，以使得该差动增益抵消晶体管62a’、64a’、62b’和64b’被配置成将专用量的经过放大的电流分别重定向到互补输出44b或44a。因此，第一推挽式放大器60a的非倒相输出44a’被连接到第二推挽式放大器60b的倒相输出44b，以使得当经由对增益抵消晶体管62a’、64a’、62b’和64b’的控制接触部施加的控制信号(参见控制信号“bx”、“cx”)来激活增益抵消模式时，可以通过将第一推挽式放大器60a耦合到第二推挽式放大器60b的输出44b来降低增益。类似地，第二推挽式放大器60b也包括非倒相输出44b’，其经由中央抽头50连接到第一推挽式放大器68a的倒相输出44a，以使得可以执行增益降低。即，通过启用增益调整晶体管62a、64a、62b和64b和启用差动增益抵消晶体管62a’、64a’、62b’和64b’的组合来形成相应的增益步长。应当注意，典型地，同时启用推式放大器级46和挽式放大器级48的相应增益步长(参见62a和62b或64a和64b)。相反，典型地，不在启用对应的差动增益抵消晶体管62a’、62b’、64a’和64b’的同时启用增益调整晶体管62a、64a、62b、64b。
[0025]在该实施方式中，第一可调RC阻抗匹配电路53由电容器53a和可调电阻器53b实现，其中第二可调RC阻抗匹配电路54由电容器54a和可调电阻器54b实现。例如，可调电阻器53b和54b可以包括具有多个可切换电阻器的可编程电阻器网络，以使得可以调整它们的电阻率。可替换地，可调RC匹配电路53和54分别可以包括用于调整阻抗的可编程电容网络。
[0026]如上所讨论的那样，每个推挽式放大器60a和60b的电源可以被施加在第一晶体管46a和48a的输入接触部之间。因此，挽式放大器级48的第一晶体管48a的输入接触部经由可选电阻器67耦合到接地端子65，其中推式放大器级46的第一晶体管46a的输入接触部经由可选电阻器68耦合到Vdd端子66。可选地，可以利用由电阻器67和68形成的该适当的电阻性源极负反馈来证明放大器40的线性和压缩点。[0027]根据另一实施方式，相应的控制端子69和70可以被直接连接到相应第一晶体管46a和48a的O!极)控制接触部，以便调整两个晶体管46a和48a的偏置。归因于可选的电容器55和56，相应的控制端子70和69与输入42a分离并且因此与彼此分离，使得推式放大器级46和挽式放大器48的每个(栅极)偏置电压可以被分开调整。
[0028]根据另一实施方式，输出44a和44b分别包括相应的电容器72a和72b,以便提供AC耦合的输出，从而防止任何DC电流流经差动输出44。
[0029]下面将讨论上文讨论的差动放大器40和60的两个应用，其中特别聚焦于上文讨论的差动放大器的优点上。
[0030]图4a示出具有至少两个信号路径28a和28b的接收器80。每个信号路径28a和28b包括改进的放大器40或60 (OTA)和混频器装置82，混频器装置82经由针对(倒相)η输出44a的电容器72a和针对(倒相)p输出44b的电容器72b而AC耦合到相应的差动放大器40或60。第一信号路径28a的混频器装置82 (也被称为IQ解调器)包括:第一混频器82 (例如25%占空比混频器)，其被配置成向基带处理器20输出接收信号32a的同相分量(实部)；以及第二混频器82b (例如25%占空比混频器)，其被配置成向基带处理器20输出接收信号32a的正交分量(虚部)。反之亦然，第二信号路径28b的混频器装置82与上面的混频器装置82基本上等同。因此，第二信号路径28b的混频器装置82也包括:第一混频器82，其被配置成向基带处理器20输出另一个接收信号32b的同相分量；以及第二混频器82b，其被配置成向基带处理器20输出另一个接收信号32b的正交分量。
[0031]归因于具有可调RC阻抗匹配电路(未示出)的改进的差动推挽式放大器40、60，接收器80的差动输入26可以被直接连接到两个或更多信号路径28a和28b的放大器40、60(以及分别地，放大器40、60的差动输入42)，其中每个信号路径28a和28b可以被用于处理多个接收载波32a和32b中的所选载波32a或32b。即，多个信号路径28a和28b的放大器40,60被分别直接连接到差动输入26和一个物理输入路径26。从而，可以仅通过接通或关断适当的差动推挽式放大器40或60来选择每个分量载波路径28a和28b，而不影响其他路径，同时在操作期间，各混频器之间的共源共栅有效地抑制了相对混频器LO (本地振荡器)信号的干扰。可以经由对第二晶体管的相应控制接触部施加的控制信号“a”(参见图3)来切换相应的差动推挽式放大器40或60。可以通过对可调RC阻抗匹配电路(未示出)进行编程来试探性地调整该模式中的输入匹配，以便减小输入侧上的反射，尤其是在例如用于处理另一载波32a或32b的被激活的(或被去激活的)另一信号路径28a或28b的情况下。
[0032]在处理或放大接收信号32a或32b之后,可以经由差动放大器40、60的相应差动放大器输出44来输出该接收信号32a或32b。差动放大器40和60的差动输出44的电容器72a和72b防止任何DC电流流经混频器装置82，并最终滤除落入到基带处理器20中的互调产物或(闪烁)噪声。应当注意，由单条线图示的单数元件之间的所示连接是具有P导体和η导体的差动双线连接。
[0033]图4b示出与接收器80基本上等同的接收器90。这里，输出电容器被集成到以82布置的混频器的混频器82a和82b中。因此，混频器82a包括针对P输出和η输出的电容器84a,其与针对P输出和η输出的混频器82b的电容器84b分离。由于这一点,这两个混频器82a和82b不再被DC耦合，使得可以避免由辅助混频器引起的信号的负反馈。[0034]参考图2和图3，应当注意，所描述的单端差动放大器40a和60a中的每一个可以被用作单端放大器，所以没有第二推挽式放大器40b和60b。
[0035]参考图3，应当注意，两个推挽式放大器60a和60b可以包括每推挽式放大器60a或60b多于所示的四个增益调整放大器62a、64a、62b和64b，以及因此多于所示的四个差动增益抵消晶体管62a，、64a’、62b’和64b，。
[0036]参考图4，应当注意，收发器80或90可以具有用于并行接收另外的载波的多于所示的两个信号路径28a和28b。
【权利要求】
1.一种推挽式放大器,包括: 放大器输入； 推式放大器级，其包括第一可调Re阻抗匹配电路和第一晶体管类型的两个晶体管，所述第一晶体管类型的两个晶体管被串联布置以使得所述第一晶体管类型的第一晶体管的输出接触部和所述第一晶体管类型的第二晶体管的输入接触部经由第一公共节点彼此耦合； 挽式放大器级，其包括第二可调RC阻抗匹配电路和第二晶体管类型的两个晶体管，所述第二晶体管类型的两个晶体管被串联布置以使得所述第二晶体管类型的第一晶体管的输出接触部和所述第二晶体管类型的第二晶体管的输入接触部经由第二公共节点彼此耦合；以及 倒相放大器输出； 其中所述推式放大器级和所述挽式放大器级的相应第一晶体管具有耦合到所述放大器输入的其控制接触部，其中相应的可调RC阻抗匹配电路具有耦合到所述放大器输入的其第一侧以及耦合到所述推式放大器级和所述挽式放大器级的相应公共节点的其第二侧，并且其中所述推式放大器级的第二晶体管和所述挽式放大器级的第二晶体管具有耦合到彼此并且耦合到所述倒相放大器输出的其输出接触部。
2.根据权利要求1所述的推挽式放大器，其中所述推式放大器级和所述挽式放大器级的相应RC阻抗匹配电路包括串联连接的可调电阻器和电容器、或者串联连接的电阻器和可调电容器、或者串 联连接的可调电阻器和可调电容器。
3.根据权利要求2所述的推挽式放大器，其中所述推式放大器级和所述挽式放大器级的相应RC阻抗匹配电路的可调电阻器包括可编程电阻器网络，或者其中所述推式放大器级和所述挽式放大器级的相应RC阻抗匹配电路的可调电容器包括可编程电容网络。
4.根据权利要求1所述的推挽式放大器，其中所述推式放大器级和所述挽式放大器级的相应第一晶体管的每个控制接触部经由电容器耦合到所述放大器输入。
5.根据权利要求1所述的推挽式放大器，其中所述倒相放大器输出包括电容器以便形成AC I禹合的输出。
6.根据权利要求1所述的推挽式放大器，其中所述输入接触部是FET或MOSFET晶体管的源极接触部，其中所述输出接触部是FET或MOSFET晶体管的漏极接触部，并且其中所述控制接触部是FET或MOSFET晶体管的栅极接触部。
7.根据权利要求1所述的推挽式放大器，其中所述第一晶体管类型与所述第二晶体管类型互补。
8.根据权利要求1所述的推挽式放大器，其中所述第一晶体管类型的晶体管是PMOS晶体管，并且所述第二晶体管类型的晶体管是NMOS晶体管。
9.根据权利要求1所述的推挽式放大器，其包括电源端子，所述电源端子包括连接到所述推式放大器级的第一晶体管的输入接触部的Vdd端子和连接到所述挽式放大器级的第一晶体管的输入接触部的GND端子。
10.根据权利要求9所述的推挽式放大器，其中所述Vdd端子和所述GND端子经由电阻器耦合到所述推式放大器级和所述挽式放大器级的第一晶体管的相应输入接触部。
11.根据权利要求1所述的推挽式放大器，其中所述推式放大器级和所述挽式放大器级的相应第一晶体管经由其相应的控制接触部连接到相应的控制端子，其中能够通过在控制端子之间施加电压来调整所述推挽式放大器的偏置。
12.—种差动推挽式放大器,包括: 具有P输入和η输入的差动输入； 具有η输出和P输出的差动输出；以及 布置在P输入和η输出之间的第一推挽式放大器和布置在η输入和P输出之间的第二推挽式放大器，其中每一个推挽式放大器包括: 连接到P输入或η输入的放大器输入； 推式放大器级，其包括第一可调RC阻抗匹配电路和第一晶体管类型的两个晶体管，所述第一晶体管类型的两个晶体管被串联布置以使得所述第一晶体管类型的第一晶体管的输出接触部和所述第一晶体管类型的第二晶体管的输入接触部经由第一公共节点彼此耦合； 挽式放大器级，其包括第二可调RC阻抗匹配电路和第二晶体管类型的两个晶体管，所述第二晶体管类型的两个晶体管被串联布置以使得所述第二晶体管类型的第一晶体管的输出接触部和所述第二晶体管类型的第二晶体管的输入接触部经由第二公共节点彼此耦合；以及 连接到η输出或P输出的倒相放大器输出； 其中所述推式放大器级和所述挽式放大器级的相应第一晶体管具有耦合到所述放大器输入的其控制接触部，其中相应的可调RC阻抗匹配电路具有耦合到所述放大器输入的其第一侧以及耦合到所述推式放大器级和所述挽式放大器级的相应公共节点的其第二侧，并且其中所述推式放大器级的第二晶体管和所述挽式放大器级的第二晶体管具有耦合到彼此并且耦合到所述倒相放大器输出的其输出接触部。
13.根据权利要求12所述的差动推挽式放大器，其中所述第一推挽式放大器和所述第二推挽式放大器的推式放大器级包括:第一晶体管类型的一个或多个增益调整晶体管，与所述第一晶体管类型的相应第二晶体管并联布置，以使得所述一个或多个增益调整晶体管被连接在相应的第一公共节点和相应的倒相放大器输出之间， 其中所述第一推挽式放大器和所述第二推挽式放大器的挽式放大器级包括:第二晶体管类型的一个或多个增益调整晶体管，与所述第二晶体管类型的相应第二晶体管并联布置，以使得所述一个或多个增益调整晶体被连接在相应的第二公共节点和相应的倒相放大器输出之间。
14.根据权利要求13所述的差动推挽式放大器，其中所述推式放大器级的一个或多个增益调整晶体管中的每一个包括第一晶体管类型的差动增益抵消晶体管，其被连接在第一公共节点和非倒相放大器输出之间，以及 其中所述挽式放大器级的一个或多个增益调整晶体管中的每一个包括第二晶体管类型的差动增益抵消晶体管，其被连接在第二公共节点和非倒相放大器输出之间。
15.根据权利要求14所述的差动推挽式放大器，其中所述推式放大器级和所述挽式放大器级的相应第二晶体管、相应一个或多个增益调整晶体管和相应差动增益抵消晶体管具有其控制接触部，经由所 述控制接触部，能够选择性地控制所述推式放大器级和所述挽式放大器级的相应第二晶体管、相应一个或多个增益调整晶体管和相应差动增益抵消晶体管，以便提供放大器级的逐步增益调整。
16.根据权利要求13所述的差动推挽式放大器，其中所述第一推挽式放大器的非倒相放大器输出被连接到所述第二推挽式放大器的倒相放大器输出，并且其中所述第二推挽式放大器的非倒相放大器输出被连接到所述第一推挽式放大器的倒相放大器输出。
17.根据权利要求12所述的差动推挽式放大器，其中所述差动输出被耦合到第一混频器和第二混频器，所述第一混频器被配置成输出输入信号的正交分量，所述第二混频器被配置成输出输入信号的同相分量。
18.根据权利要求17所述的差动推挽式放大器，其中相应的第一混频器包括布置在第一混频器和η输出之间的第一电容器和布置在第一混频器和P输出之间的第二电容器,并且其中相应的第二混频器包括布置在第二混频器和η输出之间的第三电容器和布置在第二混频器和P输出之间的第四电容器。
19.根据权利要求12所述的差动推挽式放大器，其中所述第一推挽式放大器的倒相放大器输出经由第一电容器耦合到η输出，其中所述第二推挽式放大器的倒相放大器输出经由第二电容器I禹合到P输出。
20.—种差 动推挽式放大器,包括: 具有P输入和η输入的差动输入； 具有包括第一电容器的η输出和包括第二电容器的P输出的差动输出；以及 布置在P输入和η输出之间的第一推挽式放大器和布置在η输入和P输出之间的第二推挽式放大器，其中每个推挽式放大器包括: 连接到P输入或η输入的放大器输入； 推式放大器级，其包括第一 RC阻抗匹配电路和PMOS类型的两个MOSFET晶体管，所述第一 RC阻抗匹配电路包括串联连接的第一可调电阻器和第一电容器，所述PMOS类型的两个MOSFET晶体管被串联布置以使得所述PMOS类型的第一 MOSFET晶体管的输出接触部和所述PMOS类型的第二 MOSFET晶体管的输入接触部经由第一公共节点彼此耦合； 挽式放大器级，其包括第二 RC阻抗匹配电路和NMOS类型的两个MOSFET晶体管，所述第二 RC阻抗匹配电路包括串联连接的第二可调电阻器和第二电容器，所述NMOS类型的两个MOSFET晶体管被串联布置以使得所述NMOS类型的第一 MOSFET晶体管的输出接触部和所述NMOS类型的第二 MOSFET晶体管的输入接触部经由第二公共节点彼此耦合；以及 连接到η输出或P输出的倒相放大器输出， 其中所述推式放大器级和所述挽式放大器级的相应第一 MOSFET晶体管具有耦合到所述放大器输入的其控制接触部，其中相应的可调RC阻抗匹配电路具有耦合到所述放大器输入的其第一侧以及耦合到所述推式放大器级和所述挽式放大器级的相应公共节点的其第二侧，并且其中所述推式放大器级的第二 MOSFET晶体管和所述挽式放大器级的第二MOSFET晶体管具有耦合到彼此并且耦合到所述倒相放大器输出的其输出接触部， 其中所述第一推挽式放大器和所述第二推挽式放大器的推式放大器级包括=PMOS类型的一个或多个增益调整MOSFET晶体管，与所述PMOS类型的相应第二 MOSFET晶体管并联布置，以使得所述一个或多个增益调整MOSFET晶体管被连接在相应的第一公共节点和相应的倒相放大器输出之间，其中所述第一推挽式放大器和所述第二推挽式放大器的挽式放大器级包括=NMOS类型的一个或多个增益调整MOSFET晶体管，与所述NMOS类型的相应第二 MOSFET晶体管并联布置，以使得所述一个或多个增益调整MOSFET晶体管被连接在相应的第二公共节点和相应的倒相放大器输出之间， 其中所述推式放大器级的一个或多个增益调整MOSFET晶体管中的每一个包括PMOS类型的差动增益抵消MOSFET晶体管，其被连接在相应的第一公共节点和相应的非倒相放大器输出之间，其中所述挽式放大器级的一个或多个增益调整MOSFET晶体管中的每一个包括NMOS类型的差动增益抵消MOSFET晶体管，其被连接在相应的第二公共节点和相应的非倒相放大器输出之间，
其中所述第一推挽式放大器的非倒相放大器输出被连接到所述第二推挽式放大器的倒相放大器输出，并且其中所述第二推挽式放大器的非倒相放大器输出被连接到所述第一推挽式放大器的倒相放大器输出。
21.—种收发器电路,包括: 第一差动推挽式放大器，其包括: 差动输入，其具有P输入和η输入； 差动输出，其具有η输出和P输出并且耦合到被配置成输出输入信号的正交分量的第一混频器和被配置成输出输入信号的同相分量的第二混频器； 布置在P输入和η输出之间的第一推挽式放大器和布置在η输入和P输出之间的第二推挽式放大器，其中每一个推挽式放大器包括: 连接到P输入或η输入的放大器输入； 推式放大器级，其包括:第一可调RC阻抗匹配电路；第一晶体管类型的两个晶体管，其被串联布置以使得所述第一晶体管类型的第一晶体管的输出接触部和所述第一晶体管类型的第二晶体管的输入接触部经由第一公共节点彼此耦合；和所述第一晶体管类型的一个或多个增益调整晶体管，其与所述第一晶体管类型的第二晶体管并联布置，以使得所述第一晶体管类型的一个或多个增益调整晶体管被连接在所述第一公共节点和倒相放大器输出之间， 其中所述第一晶体管类型的一个或多个增益调整晶体管中的每一个包括第一晶体管类型的差动增益抵消晶体管，其被连接在所述第一公共节点和非倒相放大器输出之间，挽式放大器级，其包括:第二可调RC阻抗匹配电路；第二晶体管类型的两个晶体管，其被串联布置以使得所述第二晶体管类型的第一晶体管的输出接触部和所述第二晶体管类型的第二晶体管的输入接触部经由第二公共节点彼此耦合；和所述第二晶体管类型的一个或多个增益调整晶体管，其与所述第二晶体管类型的第二晶体管并联布置，以使得所述第二晶体管类型的一个或多个增益调整晶体管被连接在所述第二公共节点和倒相放大器输出之间， 其中所述第二晶体管类型的一个或多个增益调整晶体管中的每一个包括第二晶体管类型的差动增益抵消晶体管，其被连接在所述第二公共节点和非倒相放大器输出之间，其中所述倒相放大器输出被连接到η输出或P输出， 其中所述推式放大器级和所述挽式放大器级的相应第一晶体管具有耦合到所述放大器输入的其控制接触部，其中相应的可调RC阻抗匹配电路具有耦合到所述放大器输入的其第一侧以及耦合到所述推式放大器级和所述挽式放大器级的相应公共节点的其第二侧，并且其中所述推式放大器级的第二晶体管和所述挽式放大器级的第二晶体管具有耦合到彼此并且耦合到所述倒相放大器输出的其输出接触部， 其中所述第一推挽式放大器的非倒相放大器输出被连接到所述第二推挽式放大器的倒相放大器输出，并且其中所述第二推挽式放大器的非倒相放大器输出被连接到所述第一推挽式放大器的倒相放大器输出。
22.根据权利要求21所述的收发器电路，包括第二差动推挽式放大器，其中所述第一差动推挽式放大器的差动输入被连接到所述第二差动推挽式放大器的差动输入。
23.根据权利要求22所述的收发器电路，其中所述第一差动推挽式放大器和所述第二差动推挽式放大器的差动输入被耦合到移动通信设备的天线。
24.根据权利要求21所述的收发器电路，其中所述第一差动推挽式放大器和所述第二差动推挽式放大器的相应η输出包括第一电容器,并且相应P输出包括第二电容器，电容器被布置成使得相应的第一混频器和第二混频器被AC耦合。
25.—种移动通信设备，包括: 收发器电路，其包括至少一个差动推挽式放大器，该差动推挽式放大器包括: 差动输入，其具有P输入和η输入； 差动输出，其具有η输出和P输出并且耦合到被配置成输出输入信号的正交分量的第一混频器和被配置成输出输入信号的同相分量的第二混频器； 布置在P输入和η输出之间的第一推挽式放大器和布置在η输入和P输出之间的第二推挽式放大器，其中每一个推挽式放大器包括: 连接到P输入或η输入的放大器输入； 推式放大器级，其包括:第一可调RC阻抗匹配电路；第一晶体管类型的两个晶体管，其被串联布置以使得所述第一晶体管类型的第一晶体管的输出接触部和所述第一晶体管类型的第二晶体管的输入接触部经由第一公共节点彼此耦合；和所述第一晶体管类型的一个或多个增益调整晶体管，其与所述第一晶体管类型的第二晶体管并联布置，以使得所述第一晶体管类型的一个或多个增益调整晶体管被连接在所述第一公共节点和倒相放大器输出之间， 其中所述第一晶体管类型的一个或多个增益调整晶体管中的每一个包括第一晶体管类型的差动增益抵消晶体管，其被连接在所述第一公共节点和非倒相放大器输出之间， 挽式放大器级，其包括:第二可调RC阻抗匹配电路；和第二晶体管类型的两个晶体管，其被串联布置以使得所述第二晶体管类型的第一晶体管的输出接触部和所述第二晶体管类型的第二晶体管的输入接触部经由第二公共节点彼此耦合；和所述第二晶体管类型的一个或多个增益调整晶体管，其与所述第二晶体管类型的第二晶体管并联布置，以使得所述第二晶体管类型的一个或多个增益调整晶体管被连接在所述第二公共节点和倒相放大器输出之间， 其中所述第二晶体管类型的一个或多个增益调整晶体管中的每一个包括第二晶体管类型的差动增益抵消晶体管，其被连接在所述第二公共节点和非倒相放大器输出之间， 其中所述倒相放大器输出被连接到η输出或P输出， 其中所述推式放大器级和所述挽式放大器级的相应第一晶体管具有耦合到所述放大器输入的其控制接触部，其中相应的可调RC阻抗匹配电路具有耦合到所述放大器输入的其第一侧以及耦合到所述推式放大器级和所述挽式放大器级的相应公共节点的其第二侧，并且其中所述推式放大器级的第二晶体管和所述挽式放大器级的第二晶体管具有耦合到彼此并且耦合到所述第一推挽式放大器和所述第二推挽式放大器的相应倒相放大器输出的其输出接触部， 其中所述第一推挽式放大器的非倒相放大器输出被连接到所述第二推挽式放大器的倒相放大器输出，并且其中所述第二推挽式放大器的非倒相放大器输出被连接到所述第一推挽式放大器的倒相放大`器输出。
【文档编号】H03F3/45GK103684289SQ201310417022
【公开日】2014年3月26日 申请日期:2013年9月13日 优先权日:2012年9月14日
【发明者】A.奈尼, M.西蒙, H.施托金格, W.谢尔姆鲍尔, B-U.克勒普泽 申请人:英特尔移动通信有限责任公司