一种具有较好抑制能力的过采样数据转换器的制造方法
【专利摘要】一种具有较好抑制能力的过采样数据转换器。该过采样数据转换器包括三个主要部分：一个用于采集并数字化输入模拟信号的三角调制器；一个用于滤除不需要的频率成份的高阶数字滤波器；一个用于控制转换器和滤波器工作的内部时钟发生器。所有的三个部分都集成在一个封装内，并且位于同一管芯中。没有频率设置外部组件是十分必要的。对于第一零点信号，高阶数字滤波器提供超过100dB的抑制强度。滤波器提供的第一零点范围足够宽，以便使低精度的内部时钟发生器能够使用。有必要的话，时钟可以在外部或是系统其他部分产生。
【专利说明】一种具有较好抑制能力的过采样数据转换器【技术领域】:
[0001]本发明解决了对在一个给定的现实中的模拟信号转变为用数字表示时存在的不需要的频率分量的抑制问题。该问题的解决在数据采集、测试，测量设备，工业控制等领域具有重要意义。特别的是，本发明描述了一个过采样数据转换器的实际使用过程，该过采样数据转换器虽然使用一个精度相对较低的参考时钟，但其仍然对不需要的信号具有十分良好的抑制作用。
【背景技术】:
[0002]在许多应用中，一个现实中的信号通过模数转换器(ADC)转换成一连串数字采样。常见的实例可能包含一个模拟域滤波器，模数转换器，一个主时钟和一个数字滤波器。输入信号通过模拟域滤波器，除去一部分不需要的频率部分并且生成经过模拟的信号。经过模拟的信号在一个来自主时钟的时钟信号的控制下被采样，每一份采样都通过模数转换器转换成数字表示。模数转换器输出的是一连串数字采样，形成经过滤波的信号的一种数字域表示。然后，数字流经过数字滤波器的处理，并产生输出。数字滤波器的目的是进一步除去数字流中不需要的频率成份。数字滤波器的操作同样被时钟信号控制，该时钟控制信号与模数转换器的时钟信号同步。因为太过复杂，在过去的许多实例中，数字滤波器不被采用或是只是发挥简单一般的作用。
[0003]但是，这样的模数转换器应用，即便使用十分精确并且因此而十分昂贵的器件，也只能表现出中等的性能。因此，人们需要新的将模拟信号转换成数字信号的方法。
[0004]使用一个过采样类型转换器可以改进模数转换。通过过采样(采样模拟信号速率高于奈奎斯特速率【采样信号频率的两倍】)，转换器的许多操作，例如，反锯齿，量化以及滤波可能得到改善。此外，通过转换器采样使得模拟滤波器的部分功能转化成数字滤波器，这样，它们在应用中就有更`高的精度和增强的集成度(本应用中的“集成的”和“集成”用于描述内置的或者芯片级的部件)。但是，先前的技术没有考虑到为了能够使用低精度时钟信号而将一个过采样转换器和一个高阶数字滤波器整合在一起。先前的实例总是依赖于频率准确度相对较高的时钟信号，而忽视了抑制输入信号中某些成份的重要性。
[0005]另外，先前技术的实例没有考虑到数字滤波器复杂度的极小增长可以恢复转换器的抑制能力，即便是使用低精度的参考时钟。
【发明内容】
:
[0006]本发明的一个目的是提供一个利用低精度内部生成时钟信号的过采样数据转换器。
[0007]本发明的另一个目的是提供一个数字滤波器复杂度小幅增加的过采样数据转换器实例，并且允许转换器使用低精度内部生成时钟信号。
[0008]本发明的技术解决方案:
[0009]本发明提供了一个过采样模数转换器。模数转换器包括一个用于过采样模拟信号并且产生数字输出信号的三角调制器，一个用于除去来自数字输出信号中不需要频率的高阶数字滤波器，一个用于控制三角调制器和高阶数字滤波器的低精度内部时钟发生器。
[0010]对比专利文献:CN200976573Y采样率转换器200620154202.2
【专利附图】
【附图说明】:
[0011]图1所示为一个已知的用于模数转换的系统的框图。
[0012]图2所示为一个根据本发明原理的带有高阶数字滤波器的过采样数据转换器的框图。
[0013]图2a所示为一张不同阶滤波器滤波响应的表。
[0014]图3所示为一个根据本发明原理的带有Sinc4数字滤波器的过采样数据转换器的框图。
[0015]图4所示为一个根据本发明原理的带有滤波能力很强的FIR滤波器的过采样数据转换器的框图。
[0016]图5所示为一个根据本发明原理的带有系统时钟发生器的过采样数据转换器的框图。
[0017]图6所示为一个根据本发明原理的带有分频计数器的过采样数据转换器的框图。
【具体实施方式】:
[0018]先前技术
[0019]模数转换器过去的实例几乎仅仅是依赖于模拟滤波器来消除不需要的频率部分。但是，这种方法与其复杂度和较低的集成水平相比效果一般，也就是说，使用当前常规的半导体制造技术很难制造出高精度的模拟部件。
[0020]在很久之后的配置中，模数转换器使用过采样型转换器，其大大简化了系统的滤波条件。此外，作为模拟滤波器滤波操作的替代品，这种方法更注重数字滤波器用于对不需要信号的抑制作用。但是，为了获得参考频率需要的精度而在过采样转换器中使用高阶滤波器可能产生的影响没有被考虑在内。
[0021]在转换器中使用低阶数字滤波器的一个缺点是低阶滤波器可能需要高精度的时钟信号。下面的例子阐明了低阶数字滤波器加在其定时装置上的负荷，也就是它的时钟信号发生器。一个已知的过采样模数转换器使用的是一个具有Sinc3型频率特点的数字滤波器。在过采样数据转换器中，首要特点就是数字滤波器在第一零点频率时提供超过IOOdB的抑制强度。使用的Sinc3型滤波器在频率范围Fo-2.11%到Fo+2.11% (Fo是滤波器频率域转变特性中第一零点的值，并且直接由系统频率Fs产生)提供优于IOOdB的抑制强度。在这类数据转换器的实际使用中，数字滤波器在线频率上维持其第一零点频率抑制带(一般为 50Hz 或 60Hz)。
[0022]一般来说，本身的电源供应保证线频率绝对精确度有+/-2%的误差。对于第一零点频率，IOOdB的抑制强度必须包括线频率全部+/-2%的误差，以便数字滤波器能有效工作。但是，IOOdB的第一零点频率的延伸范围只能从Fo-2.11%到Fo+2.2%。因此，它可以立即由上述元件产生，同时，为了提供一个有效的数字滤波器，系统频率Fs的绝对精确度必须优于0.15%，使用外部参考频率装置可以达到这个目的(例如石英晶体，陶瓷谐振器，外部振荡器等)。但是，这种方法增加了系统在实际使用过程中的成本、尺寸以及功耗。
[0023]图1展示了早期实例中的一个已知的模数转换器100。输入信号Sin通过模拟滤波器110，除去一部分不需要的频率成份，并且产生经过模拟滤波的信号Sa。模拟信号Sa之后在时钟信号150的控制下由ADC120采样，时钟信号150由主时钟140产生。每份采样之后又被ADC120转换成数字表示。转换器输出Sd是一连串数字采样，组成模拟信号Sa的一种表示。信号流Sd之后被一个可选数字滤波器130处理，进一步除去信号流Sd中不需要的频率成份。数字滤波器的操作由时钟信号160控制，时钟信号160由主时钟140产生。时钟信号160与时钟信号150同步。在现有技术中一些已知的配置中，主时钟140通过一个外接口 170控制。
[0024]就像上面所提到的，转换器100几乎完全依赖于模拟滤波器110来除去不需要的频率部分。一个可选的数字滤波器130在使用时可以实现一些简单一般的功能(相当于Sinc1滤波器的功能)。即便使用十分精确并且因此而非常昂贵的部件，这种方法与其复杂度和较低的集成水平相比效果一般。
[0025]此外，许多已知的模数转换器100的配置利用了一个过采样型转换器，它大大简化了，有时甚至可以省去模拟滤波器110。过采样型转换器支持反锯齿，量化以及量子化模拟输入信号的操作。但是，就像上面所提到的，为了获得过采样转换器所必需的参考时钟信号，而使用Sinc4滤波器或者具有相同功能的装置可能产生的影响没有被考虑在内。事实上，这些由滤波器引入转换器的额外复杂度和费用，在没有创造重大利益的情况下来考虑是不切实际的。
[0026]本发明提高了数据转换器的抑制能力，并且可以使用精确度较低的主时钟发生器，该点将在之后得到解释。因此，本发明避免了对高精度外置时钟信号发生器的需求。这种方法通过允许使用低精度时钟信号，提供了一个集成度更高，费用更低并且功耗小于已知实例的实用装置，因为时钟信号可以在内部生成，也就是说，与数据转换器在同一封装甚至在同一管芯内。
[0027]在一个根据本发明构造的数据转换器中，模拟输入信号由一个在第一时钟信号的控制下的三角调制器处理，转换成数字流。数字流进一步由一个在第二时钟信号控制下的高阶数字滤波器处理。两个时钟信号可由一个低精度内部时钟发生器很好地产生。如果有必要的话，内部时钟发生器的操作可以通过一个外部参考频率来控制，该外部参考频率可以很好地产生低精度信号。
[0028]根据本发明，滤波负荷很好地落在了数字滤波器上。数字滤波器的频率特点直接由数字滤波器时钟频率控制，通过一个内部产生的主时钟发生器参考频率。因此,数字滤波器无效频率Fo的频率值为主时钟发生器参考频率的确定比率。主时钟发生器参考频率的必然误差直接转化为Fo中相对应的误差。
[0029]数据转换器的有效功能需要数字滤波器在第一零点频率处产生优于IOOdB抑制强度。为了达到这个目的，本发明将一个数字滤波器和一个低精度内部时钟发生器很好地结合在一起，该数字滤波器阶数仅高一点。因为使用了一个高阶滤波器，所以尽管内部时钟转换器可能是低精度的，但数据转换器的抑制强度依然可以一直保持在有效的状态。这是由于高阶滤波器在第一零点频率处产生了一个抑制频率的宽频带。因此，时钟发生器的精度需求就降低了，因为数字滤波器抑制了更多的不需要的频率。尽管时钟发生器的精度可能较低，但是数字滤波器阻止了那些不精确的部分影响数据转换器的输出，因为那些不精确的部分被数字滤波器消除了。因此，在本发明中使用高阶数字滤波器的优点就显而易见了，因为时钟发生器的精度要求降低了。
[0030]尽管高阶数字滤波器必定要更加复杂，但是由降低精确度要求所带来的优点要比增加复杂度产生的弊端更有价值。实际上，高阶数字滤波器额外的复杂度可以被本发明的综合电路技术，在产生几乎可以忽略不计的影响下吸收。
[0031]实例中的I)低精度时钟发生器(即产生时钟信号精度低于需要频率+/-0.5%的时钟发生器，例如产生信号精度为+/-1.0%，+/-1.5%，+/-2.0%，+/-2.5%等的时钟发生器)或者2)产生相对较高精度时钟信号，但是其信号当被分开来产生所需时钟频率时会超出频率带+/-0.5%或者更多(本应用中使用的“低精度”指的是以上两类)的时钟发生器，在既连续又综合的结构中相当普遍。低精度时钟发生器的可用性允许本发明的实例简单又便宜。这样一个频率发生器可以应用在一个使用专用芯片修整部件或是没有芯片的低精度部件的综合结构中。三角调制器在本发明中提供模数转换。
[0032]在本发明的一个可供选择的具体实例中，已经存在于转换器系统环境的时钟信号可以由一个专用的时钟信号发生器替代。事实上，能够在系统中找到一个与系统中其他部件相一致的参考频率，或者能从已有参考频率信号中分频出用于简单计数分频器的必要信号的可能性已经由不严格的频率精确度要求而大大增加。
[0033]一般来说，第一零点频率Fo与时钟发生器频率Fs成正比。然而，它有可能需要滤波器的第一零点频率实现可编程。该应用的一个例子是面向取决于特殊国家的国际市场的线频率抑制，电力线的绝对频率大约是50Hz或是60Hz。在上述结构体系中，当内时钟发生器完全整合(全都在一块具有数据转换器的芯片上)，一个外部时钟接口对于设计第一零点频率是十分必要的。
[0034]图2展示了本发明的一个具体化实例。过采样数据转换器200将一个三角调制器210、一个高阶数字滤波器215和一个低精度内部时钟发生器220整合在一起。三角调制器210用于将输入的模拟信号数字化，高阶数字滤波器215用于除去不需要的频率成份，低精度内部时钟发生器220用于控制三角调制器210和高阶数字滤波器220的操作。方框250表示一个单个封装，在其内部，数据转换器200可以在没有外部频率设置组件的情况下得以应用。方框250也可以表示一个载有数据转换器200的单个的管芯。
[0035]—个模拟输入信号Sin’由三角调制器210在第一时钟信号230(从内部时钟发生器220接收)的控制下处理，转换为数字流Sd'。数字流Sd'进一步由数字滤波器215在第二时钟信号240 (同样从内部时钟发生器220接收)的时钟控制下处理，与第一时钟信号同步，并且产生数字输出信号Sout'。
[0036]如图2中展示的，高阶数字滤波器215的使用增加了抑制频率带在第一零点频率处的宽度(图2a中的表格表明第一零点频率的宽度随着滤波器阶数的增加而增加，也就是说，Sinc4滤波器在所给第一零点频率60Hz附近的衰减带比滤波器Sinc3更宽)。这就允许内部时钟发生器220在低精度下也能起作用，因为较多的不需要频率在滤波器第一零点频率处被消除了。降低时钟发生器220的精度要求，使得为数据转换器200产生内部时间信号成为可能，也就是说，由此就有了内部时钟发生器220。在先前技术中，当需要高精度信号时，就需要使用外部高精度时钟发生器。在本发明中，产生高精度信号的问题通过使用高阶数字滤波器215得以解决。高阶滤波器215拓宽了第一零点频率处的抑制带，这样就降低了对时钟发生器220的精度要求，并且允许时钟信号在内部产生，也就是说，像数据转换器220 —样在同一芯片上。这种方法减少了功耗，管芯面积和系统成本。
[0037]图3展示了一个本发明的一个具体化实例，其中，数据转换器300包括Sinc4型滤波器315。如图3所示，Sinc4型滤波器315完美地与三角调制器210和低精度内部时钟发生器220结合。Sinc4型滤波器315提供优于IOOdB的抑制强度，在第一零点频率处的频率范围大约为Fo-5.3%到Fo+6.0% (图2a中表格表明Sinc4滤波器从56.8Hz到63.6Hz提供至少IOOdB的抑制强度)。为了调节外部干扰频率+/-2%的绝对精度(就像上面所讨论的线频率)，就需要使用一个精度只有+/-3.3%的参考时钟。相对较低的精度要求+/-3.3%增加了找到合适的用于系统的参考信号的可能性。
[0038]图4展示了一个根据本发明的数据转换器400的首选具体化实例，其整合了一个不同类型的高阶数字滤波器。在本实例中，转换器时钟信号Fs的频率可能为153600Hz，为的是在60Hz的第一零点频率Fo处获得线频率抑制(Fs=Fo*N*M=60Hz*256*10=153600，其中60Hz为线频率【此处第一零点频率可以更好地获得】;N=256【N是个由数字滤波器结构决定的因素】;M是一个额外的二进制模M计数器)。该实例中时钟信号的绝对精确度要求只能有大约+/_3%，因为高抑制FIR滤波器415的功能类似于上述Sinc4滤波器，尽管其仍然维持着所需要的抑制强度。因此，可以使用低精度时钟发生器，即内部时钟发生器220来控制高抑制FIR滤波器415，并且仍然能对数字流Sd'进行有效滤波。
[0039]图5展示了一个图2-4中描述的数据转换器的一个可选实例。该数据转换器500使用已经存在于数据转换系统中的时钟信号。这样的时钟信号可以在与数据转换器500相同的管芯上，或者在包含数据转换器500的电路区域内获得。在图5中，这样的时钟信号由一个系统内可获得的系统时钟生成器520产生。这样的时钟信号可以代替由专用时钟信号发生器产生的时钟信号。正如图 5所示，这样的信号可以由内部时钟发生器220通过外部时钟控制接口 530来获得。就像上面所提到的，能够在系统中找到一个与系统中其他部件相一致的参考频率，或者能从已有参考频率信号中分频出用于简单计数分频器的必要信号的可能性已经由本发明不严格的频率精确度要求而大大增加。
[0040]例如，图5展示了一个使用系统时钟生成器520的发明的具体实例。图5中展示的系统时钟生成器520所具有的频率为5MHZ+/-0.2%(但是，另外具有适当频率系统时钟生成器可以在不同于本发明要点的情况下使用)。使用一个可以普遍获得的分频器510，即模32计数器来减少信号频率，这样可以获得绝对精度+/-0.2%的参考频率156250Hz。这个值应该在数据转换器需要得到的参考频率153600Hz+/-3%的范围内。
[0041]使用更加复杂的滤波器，并且因此而降低时钟发生器精度要求可以扩展该体系结构。
[0042]图6展示了一个具有可编程第一零点频率的数据转换器600。特别的是，第一零点频率Fo与时钟发生器频率Fs成正比。然而，这可能需要滤波器的第一零点频率可编程。该应用的一个例子是面向取决于特殊国家的国际市场的线频率抑制，电力线的绝对频率大约是50Hz或是60Hz。如图6所示，为了实现数据转换器的可编程性，在内时钟发生器220被完全整合的情况下，内时钟发生器220和外时钟接口 250间就需要一个分频器。
[0043]等式Fs=Fo*N*M'表明了影响第一零点频率的因素。紧接着这个等式的问题就是，滤波器第一零点频率Fo的频率可以由内部时钟频率Fs按系数N*IT分频得到，这样Fo=Fs/(N^Mi )(上述分频系数N由数字滤波器的结构所决定；另一个分频系数W由另外的分频器610即一个模M'分频器所决定，该模M'分频器位于内部时钟发生器220和高抑制FIR滤波器415或是其他合适的高阶滤波器之间)。
[0044]频率Fs/M'的结果信号控制了数字滤波器的工作。
[0045]M,值的可编程性允许滤波器的第一零点频率可编程。例如，当M'的值设为10，连同的分频系数M' *N就为2560，这就使得第一零点频率Fo大约为60Hz ;当M'的值设为12，连同的分频系数Μ, *N就为3072，这就使得第一零点频率Fo大约为50Hz。
[0046]在图6中，内时钟发生器220的输出由分频器610即模M'分频器进行第一次分频，频率Fs/M'的结果信号控制了数字滤波器的工作。计数器分频比率M'的值由外部时钟控制接口 530确定W =10或者W =12。特别的是，如果位于外部时钟控制接口 530的单个外部控制线保持逻辑“O”状态，内部时钟发生器220就将一个信号传给分频器，例如W =10 ;然而，如果同一个的外部控制线保持逻辑“I”状态，内部时钟发生器220就将一个信号传给分频器，例如M' =12。
[0047]在图6所示的包括高抑制FIR滤波器415的实例中，内部时钟发生器频率Fs恒定保持在Fs=153600Hz。在这样一个实例中，当外部控制线为逻辑“O”状态，连同的分频系数M1 *N=2560，这就使得第一零点频率Fo大约为60Hz ;当外部控制线为逻辑“I”状态，连同的分频系数Μ, *N=3072，这就使得第一零点频率Fo大约为50Hz。
[0048]外部时钟控制接口 530可以通过扩展来选择更多第一零点频率Fo可能的值，用于任何不同于本发明要点的高阶数字滤波器的特殊实例。
[0049]因此很容易发现`，具有较好抑制能力的过采样数据转换器已经可以被提供，该数据转换器降低了参考时钟的精度要求，从而为内部时钟的使用提供了可能性。
[0050]根据本发明原则，人们会发现，它还可以被应用于其他的电路，为说明起见，本发明不受限制，只受本发明的权利要求所限制。
【权利要求】
1.一种具有较好抑制能力的过采样数据转换器，其特征是:具有一个输入端和一个输出端，上述过采样数据转换器组成为:一个具有一个输入端和一个输出端的三角调制器，其输入端连接在上述过米样数据转换器的输入端；一个具有一个输入端和一个输出端的高阶数字滤波器，其输入端耦合在上述三角调制器的输出端，其输出端耦合在上述过采样数据转换器的输出端；一个独立的低精度内部时钟发生器，该时钟发生器连接在上述三角调制器和上述高阶数字滤波器上，如此一来，来自上述内部时钟发生器的信号就可以控制上述三角调制器和上述高阶数字滤波器。
2.根据权利要求1所述的一种具有较好抑制能力的过采样数据转换器，其特征是:上述内部时钟发生器通过一个外部时钟接口控制；上述外部时钟接口由一个外部时钟发生器和一个系统时钟发生器控制；上述外部时钟发生器和系统时钟发生器通过一个分频器连接在上述外部时钟接口上。
3.根据权利要求1所述的一种具有较好抑制能力的过采样数据转换器，其特征是:上述高阶数字滤波器包含一个高抑制FIR滤波器和一个数字Sinc4滤波器；上述高阶数字滤波器的第一零点频率是可编程的，这样的话，改变上述分频器的计数器分频比就可以改变第一零点频率的值；上述内部时钟发生器通过一个分频器与上述高阶数字滤波器相连接。
4.根据权利要求1所述的一种具有较好抑制能力的过采样数据转换器，其特征是:上述三角调制器，上述高阶数字滤波器以及上述内部时钟发生器被全部应用在了一个单个的封装内或一个单个的管芯内。
5.根据权利要求1所述的一种具有较好抑制能力的过采样数据转换器，其特征是:将模拟信号转换成数字信号的方法包括:过采样上述模拟信号生成模拟采样；将上述模拟采样数字化，生成数字流；通过一个高阶数字滤波器对上述数字流进行滤波，生成上述数字信号；提供独立的、由内部生成的低精度控制信号来控制上述的采样、数字化和滤波步骤。
6.根据权利要求5所述的一种具有较好抑制能力的过采样数据转换器，其特征是:上述采样步骤和数字化步骤的特点由三角调制器的使用所决定；上述提供内部生成控制信号的步骤由外部生成的控制信号和来自系统时钟生成器的信号控制，上述提供内部生成控制信号的步骤进一步包括使用分频器调整上述控制信号，该分频器是可编程的，这样的话，调整上述分频器就能改变第一零点频率的值，上述提供来自系统时钟生成器的信号的步骤进一步包括调整来自上述系统时钟生成器的信号的比率；上述滤波步骤的特点由高抑制FIR滤波器和数字Sinc4滤波器的使用所决定，上述滤波步骤进一步包括对上述高阶数字滤波器的第一零点频率进行编程。
7.根据权利要求6所述的一种具有较好抑制能力的过采样数据转换器，其特征是:上述过采样、数字化、滤波和提供内部生成控制信号的步骤均由位于一个单个封装或一个单个管芯内的部件提供。
【文档编号】H03M1/54GK103780260SQ201310612085
【公开日】2014年5月7日 申请日期:2013年11月26日 优先权日:2013年11月26日
【发明者】不公告发明人 申请人:苏州贝克微电子有限公司