用于产生输出偏压电流的偏压电路的制作方法
【专利摘要】一种用于产生输出偏压电流的偏压电路。其中用于产生输出偏压电流的偏压电路包括：第一晶体管，具有第一节点、第二节点以及控制节点，第一节点耦接于第一参考电压；被动元件，耦接于第一参考电压与第一晶体管的控制节点之间；第二晶体管，具有第一节点、控制节点以及第二节点，第二晶体管的第一节点耦接于第一晶体管的控制节点，第二晶体管的控制节点耦接于第一晶体管的第二节点，第二晶体管的第二节点用于根据流经被动元件的电流提供输出偏压电流；以及偏压电流产生器，耦接于第一晶体管的第二节点，偏压电流产生器用于给第一晶体管提供偏压电流。本发明的效果之一在于提供具有低抖动与低VCO增益的偏压电路。
【专利说明】用于产生输出偏压电流的偏压电路
【技术领域】
[0001] 本发明涉及产生偏压电流（bias current)，尤其涉及用于产生输出偏压电流的偏 压电路。
【背景技术】
[0002] 通常地，随着集成电路加工技术的进步，最小信道宽度以及供应电压的降低使 得数字电路的运行速度、功率以及面积消耗有所改善。然而，高阶集成使得模拟支持电 路的设计更加复杂，模拟支持电路可例如用于在高性能系统中产生时钟的环形锁相环 (Phase-Locked Loop, PLL)〇
[0003] 先进制程中PLL设计的挑战之一在于，压控振荡器（Voltage Controlled Oscillator，VC0)的增益必然会很大。以具有GHz输出频率的PLL电路为例，通常需要几 GHz/V大小的VC0增益以补偿制程与温度变化。然而，PLL电路中如此大的VC0增益会带来 很多缺陷。首先，输入控制电压节点的噪声被大增益放大。其次，对于给定的回路带宽，在 高VC0增益设计中必须利用大的稳定电容器（stabilizing capacitor)。因此，迫切需要一 种具有低抖动（jitter)与低VC0增益的新型PLL电路。
【发明内容】
[0004] 有鉴于此，本发明提供用于产生输出偏压电流的偏压电路。
[0005] -种用于产生输出偏压电流的偏压电路，包括：第一晶体管，具有第一节点、第二 节点以及控制节点，所述第一节点耦接于第一参考电压；被动元件，耦接于所述第一参考电 压与所述第一晶体管的控制节点之间；第二晶体管，具有第一节点、控制节点以及第二节 点，所述第二晶体管的第一节点耦接于所述第一晶体管的控制节点，所述第二晶体管的控 制节点耦接于所述第一晶体管的第二节点，所述第二晶体管的第二节点用于根据流经所述 被动元件的电流提供所述输出偏压电流；以及偏压电流产生器，耦接于所述第一晶体管的 第二节点，所述偏压电流产生器用于给所述第一晶体管提供偏压电流。
[0006] -种偏压电路，包括：第一晶体管，具有第一节点、第二节点以及控制节点，所述第 一节点耦接于第一参考电压；反馈控制回路，耦接于所述第一晶体管的控制节点与第二节 点之间，其中所述反馈控制回路用于强迫流经所述第晶体管的电流大致上等于偏压电流； 第二晶体管，包括第一节点、第二节点以及控制节点，所述第二晶体管的第一节点耦接于所 述第一晶体管的第二节点所述第二晶体管的第二节点耦接于第二参考电压；以及恒定跨导 偏压单元，耦接于所述第二晶体管的控制节点，所述恒定跨导偏压单元用于偏压所述第二 晶体管以提供所述偏压电流并且用于使所述第一晶体管的栅极-源极电压大致上与温度 无关。
[0007] 本发明的效果之一在于提供具有低抖动与低VC0增益的偏压电路。
[0008] 以下为根据多个图式对本发明的较佳实施例进行详细描述，所属【技术领域】技术人 员阅读后应可明确了解本发明的目的。
【专利附图】
【附图说明】
[0009] 图1为根据本发明一实施例的偏压电路的示意图。
[0010] 图2为传统电流镜与提出的偏压电路的输出电流噪声谱之间的比较示意图。
[0011] 图3为根据本发明一个实施例的PLL电路的第一实施方式的方块不意图。
[0012] 图4为显示输出频率与控制电压的特性的示意图。
[0013] 图5为根据本发明一个实施例的ICO的实施方式示意图。
[0014] 图6为ICO延迟单元的实施方式的示意图。
[0015] 图7为显示输出时钟信号CLK_0UT的振荡频率F。和输入的偏压电流I_IN之间的 关系的不意图。
[0016] 图8为根据本发明另一实施例的PLL电路的第二个实施方式的方块示意图。
[0017] 图9为显示输出时钟信号CLK_0UT的振荡频率F。和输入的控制电流Iem之间的 关系的不意图。
【具体实施方式】
[0018] 在说明书及后续的权利要求当中使用了某些词汇来指称特定的元件。所属领域中 具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书 及后续的权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异 来作为区分的准则。在通篇说明书及后续的请求项当中所提及的"包括"为一开放式的用 语，故应解释成"包括但不限定于"。并且，在通篇说明书及后续的请求项当中所提及的"大 致上"也为一开放式的用语。另外，"耦接"一词在此包含任何直接及间接的电气连接手段。 因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该 第二装置，或透过其他装置或连接手段间接地电气连接至该第二装置。
[0019] 本发明的目的之一在于，提供偏压电路用于产生输出偏压电流至目标装置，目标 装置例如电流控制振荡器（Current Controlled Oscillator, ICO)或其他需要偏压电流的 电路。提出的偏压电路可配置为低噪声温度无关（Low Noise Temperature Independent, LNTI)偏压电路或低噪声温度补偿（Low Noise Temperature Compensated, LNTC)偏压电 路。然而，此处仅用于解释本发明，任何具有提出的偏压电路的电路都落在本发明的保护范 围之内。本发明另一个目的在于，提供具有提出的偏压电路的PLL电路。举例来说，通过合 理地应用提出的偏压电路作为LNTI偏压电路或LNTC偏压电路来实现低抖动、低成本的普 通PLL电路。下面进行详细描述。
[0020] 图1为根据本发明一实施例的偏压电路的不意图。偏压电路100用于产生输出偏 压电流I_〇UT，并且偏压电路100包括第一晶体管102、第二晶体管104、被动元件（passive component) 106以及偏压电流产生器108。如图1所示，第一晶体管102具有第一节点（即 源极端）N11、第二节点（即漏极端）N12以及控制节点（即栅极端）N13,其中第一节点Nil 奉禹接于第一参考电压VKEF_1。被动兀件106稱接于第一参考电压VKEF_1与第一晶体管102 的控制节点N13之间。第二晶体管具有第一节点（即源极端）N21、控制节点（即栅极端） N23以及第二节点（即漏极端）N22,其中第一节点N21耦接于第一晶体管102的控制节点 N13,控制节点N23耦接于第一晶体管102的第二节点N12,第二节点N22用于根据流经被动 元件106的电流Ικ提供输出偏压电流I_OUT。偏压电流产生器108耦接于第一晶体管102 的第二节点Ν12并且用于给第一晶体管102提供偏压电流ΙΒ。被动元件106可为电阻元 件。举例来说，此实施例中利用可变电阻器实现被动元件106,并且可变电阻器用于调整流 经的电流Ι κ。另外，此实施例中，第一参考电压￥__1为供应电压（高电压），而第二参考电 压VKEF_2为接地电压（低电压）。
[0021] 此实施例中，偏压电流产生器108包括第三晶体管110、偏压单元112以及可选的 低通滤波器114。如图1所示，第三晶体管110具有第一节点（即漏极端）N31、第二节点 (即源极端）N32以及控制节点（即栅极端）N33,其中第一节点N31耦接于第一晶体管102 的第二节点N12,第二节点N32耦接于第二参考电压V KEF_2。偏压单元112耦接于第三晶 体管110的控制节点N33,并且偏压单元112用于偏压第三晶体管110以提供偏压电流I B。 举例来说，利用恒定跨导偏压单元实施偏压单元112,恒定跨导偏压单元包括第一特定晶体 管116、第二特定晶体管118、第三特定晶体管120、第四特定晶体管122以及特定电阻元件 124,其中第一特定晶体管116与第三特定晶体管120的控制节点NX耦接于第三晶体管110 的控制节点N33。第一特定晶体管116与第二特定晶体管118以叠接（cascode)方式连接； 第三特定晶体管120与第四特定晶体管122以叠接方式连接。另外，恒定跨导偏压电路的 一种设计中，第二特定晶体管118的长宽比（W/L)是第四特定晶体管122的长宽比的K倍。 例如，K = 4。请注意，图1仅仅描述了用于实现恒定跨导偏压单元以作为偏压单元112所 需的基本元件。可将额外的元件加入图1所示的电路结构中。举例来说，图1所示的偏压 单元112可具有额外的叠接晶体管。通过利用上述替代设计可达到偏压第三晶体管110以 提供偏压电流I B的相同目的。所属【技术领域】技术人员知晓恒定跨导偏压结构的细节，因此 为简洁省略进一步描述。
[0022] 另外，为了省电，第三晶体管110的长宽比（W/L)是第一特定晶体管116的长宽比 (W/L)的Μ倍。因此，偏压电流I B是流经第一特定晶体管116/第二特定晶体管118的电流 、的1倍。然而，由于第三晶体管110的控制电压（即栅极电压）由恒定跨导电路（恒定 跨导偏压单元112)的节点NX处的电压电平控制，节点NX处的噪声干扰会被放大并且加入 到偏压电流I B中。因此，低通滤波器114耦接于控制节点N33与节点NX之间，用于防止不 需要的噪声干扰影响第三晶体管110的栅极电压，其中低通滤波器114包括电阻元件R1与 电容元件C1。
[0023] 如下将要详述，合理配置特定电阻元件124的电阻值、第三晶体管110的大小、第 一特定晶体管116的大小、第二特定晶体管118的大小、第三特定晶体管120的大小、第四 特定晶体管122的大小以及第一晶体管102的大小中的至少一个以控制第一晶体管102的 栅极 -源极电压的温度相关性（temperature dependency)。因此，通过合理设定上述主要 因子可产生温度无关电流或温度补偿（相关）电流Ικ，以满足特定应用的需求。
[0024] 第二晶体管104与被动元件106组成源极随稱器（source follower)，源极随奉禹 器作为反馈控制回路105用于强迫流经第一晶体管102的电流IA大致上等于偏压电流I B。 因此，若流经第一晶体管102的电流IA比偏压电流IB小，则由于更大的偏压电流I B将第二 晶体管104的栅极电压拉低（pull down)而使得第二晶体管104的控制节点N23处的电压 (即栅极电压）下降，藉此降低第二晶体管104的第一节点N21处的电压（即源极电压）。 第二晶体管104的第一节点N21耦接于第一晶体管102的控制节点N13,第一晶体管102的 控制节点N13处的电压（即栅极电压）被拉低，导致控制节点（即栅极端）N13与第一节点 (即源极端）Nil之间的栅极-源极电压增力卩。这样，流经第一晶体管102的电流IA相应增 力口。类似地，若流经第一晶体管102的电流I A比偏压电流^大，则可操作反馈控制回路105 降低第一晶体管102的栅极-源极电压，以导致电流IA降低。简单地说，反馈控制回路105 会强迫流经第一晶体管102的电流I A大致上等于由偏压电流产生器108提供的偏压电流 IB。
[0025] 因为被动元件106耦接于第一晶体管102的第一节点Nil和控制节点N13之间， 流经被动元件106的电流Ικ可如下表示：
【权利要求】
1. 一种用于产生输出偏压电流的偏压电路，其特征在于，所述用于产生输出偏压电流 的偏压电路包括： 第一晶体管，具有第一节点、第二节点以及控制节点，所述第一晶体管的第一节点耦接 于第一参考电压； 被动元件，耦接于所述第一参考电压与所述第一晶体管的控制节点之间； 第二晶体管，具有第一节点、控制节点以及第二节点，所述第二晶体管的第一节点耦接 于所述第一晶体管的控制节点，所述第二晶体管的控制节点耦接于所述第一晶体管的第二 节点，所述第二晶体管的第二节点用于根据流经所述被动元件的电流提供所述输出偏压电 流；以及 偏压电流产生器，耦接于所述第一晶体管的第二节点，所述偏压电流产生器用于给所 述第一晶体管提供偏压电流。
2. 根据权利要求1所述的用于产生输出偏压电流的偏压电路，其特征在于，所述被动 元件是电阻元件。
3. 根据权利要求2所述的用于产生输出偏压电流的偏压电路，其特征在于，所述电阻 元件是可变电阻器，所述可变电阻器用于调整流经的电流。
4. 根据权利要求1所述的用于产生输出偏压电流的偏压电路，其特征在于，所述偏压 电流产生器包括： 第三晶体管，具有第一节点、第二节点以及控制节点，其中所述第三晶体管的第一节点 耦接于所述第一晶体管的第二节点，所述第三晶体管的第二节点耦接于第二参考电压；以 及 偏压单元，耦接于所述第三晶体管的控制节点，所述偏压单元用于偏压所述第三晶体 管以提供所述偏压电流。
5. 根据权利要求4所述的用于产生输出偏压电流的偏压电路，其特征在于，所述偏压 电路是恒定跨导偏压单元，所述恒定跨导偏压单元包括第一特定晶体管，所述第一特定晶 体管的控制节点耦接于所述第三晶体管的控制节点。
6. 根据权利要求5所述的用于产生输出偏压电流的偏压电路，其特征在于，所述恒定 跨导偏压单元进一步包括第二特定晶体管、第三特定晶体管、第四特定晶体管以及特定电 阻元件，其中所述第三特定晶体管的控制节点耦接于所述第三晶体管的控制节点，所述第 一特定晶体管与所述第二特定晶体管以叠接方式连接，所述第三特定晶体管与所述第四特 定晶体管以叠接方式连接，并且配置所述特定电阻元件的电阻值、所述第一特定晶体管的 大小、所述第二特定晶体管的大小、所述第三特定晶体管的大小、所述第四特定晶体管的大 小、所述第一晶体管的大小以及所述第三晶体管的大小中的至少一个以控制所述第一晶体 管的栅极-源极电压的温度相关性。
7. 根据权利要求6所述的用于产生输出偏压电流的偏压电路，其特征在于，配置所述 特定电阻元件的电阻值、所述第一特定晶体管的大小、所述第二特定晶体管的大小、所述第 三特定晶体管的大小、所述第四特定晶体管的大小以及所述第三晶体管的大小中的至少一 个以使所述第一晶体管的栅极-源极电压大致上与温度无关或者使所述第一晶体管的栅 极-源极电压大致上与温度相关。
8. 根据权利要求7所述的用于产生输出偏压电流的偏压电路，其特征在于，当所述 第一晶体管的栅极-源极电压大致上与温度相关时，若温度增加则所述第一晶体管的栅 极-源极电压增加，若温度降低则所述第一晶体管的栅极-源极电压降低。
9. 根据权利要求5所述的用于产生输出偏压电流的偏压电路，其特征在于，所述偏压 电流产生器进一步包括低通滤波器，所述低通滤波器耦接于所述第一特定晶体管的控制节 点与所述第三晶体管的控制节点之间。
10. -种偏压电路，其特征在于，所述偏压电路包括： 第一晶体管，具有第一节点、第二节点以及控制节点，所述第一节点耦接于第一参考电 压； 反馈控制回路，耦接于所述第一晶体管的控制节点与第二节点之间，其中所述反馈控 制回路用于强迫流经所述第晶体管的电流大致上等于偏压电流； 第二晶体管，包括第一节点、第二节点以及控制节点，所述第二晶体管的第一节点耦接 于所述第一晶体管的第二节点所述第二晶体管的第二节点耦接于第二参考电压；以及 恒定跨导偏压单元，耦接于所述第二晶体管的控制节点，所述恒定跨导偏压单元用于 偏压所述第二晶体管以提供所述偏压电流并且用于使所述第一晶体管的栅极-源极电压 大致上与温度无关。
11. 根据权利要求10述的偏压电路，其特征在于，所述恒定跨导偏压单元包括第一特 定晶体管、第二特定晶体管、第三特定晶体管、第四特定晶体管以及特定电阻元件，其中所 述第一特定晶体管的控制节点耦接于所述第二晶体管的控制节点，所述第三特定晶体管的 一控制节点耦接于所述第二晶体管的控制节点，所述第一特定晶体管与所述第二特定晶体 管以叠接方式连接，所述第三特定晶体管与所述第四特定晶体管以叠接方式连接，并且配 置所述特定电阻元件的电阻值、所述第一特定晶体管的大小、所述第二特定晶体管的大小、 所述第三特定晶体管的大小、所述第四特定晶体管的大小、所述第一晶体管的大小以及所 述第三晶体管的大小中的至少一个以使所述第一晶体管的栅极-源极电压大致上与温度 无关。
12. 根据权利要求11述的偏压电路，其特征在于，所述偏压电路进一步包括： 低通滤波器，所述低通滤波器耦接于所述第一特定晶体管的控制节点与所述第二晶体 管的控制节点之间。
13. 根据权利要求10述的偏压电路，其特征在于，所述偏压电路应用于锁相环电路中。
【文档编号】H03L7/099GK104113330SQ201410268328
【公开日】2014年10月22日 申请日期:2010年8月23日 优先权日:2009年9月14日
【发明者】刘学欣 申请人:联发科技股份有限公司