增益测距电荷放大器的制造方法

增益测距电荷放大器的制造方法
【专利摘要】本发明涉及增益测距电荷放大器。系统可以包括像素阵列、选择器、采样器和转换器。所述像素阵列可以生成输出信号，所述输出信号代表入射到像素阵列上的辐射线。选择器可以选择一个输出信号。采样器可以对所选的输出信号采样。转换器可以基于所选的输出信号来生成数字信号。采样器可以包括电荷积分器，所述电荷积分器通过选择第一反馈电容以获得第一样本以及在获得第一样本之后选择第二反馈电容以获得第二样本来补偿选择器的寄生电容。第一反馈电容可以大于第二反馈电容。
【专利说明】增益测距电荷放大器
[0001]本发明受益于2013年6月21日递交的、名称为“Gain-Ranging ChargeAmplifieH增益测距电荷放大器)”的序号为61/837，875的美国专利申请给予的优先权，该申请的全部内容合并于此。

【背景技术】
[0002]电荷放大器可由诸如压电传感器或电荷电容器件(CCD)的具有电容性质的电信号源来驱动。电荷放大器可以将来自电荷信号的电荷传递到参考电容器(也称为积分电容器)以生成与参考电容器的端电压相关的输出电压。输出电压可以基于参考电容器的电荷以及输入电荷。电荷放大器可用于光成像器件和平板X射线检测器阵列的读出电路的应用，用以测量存储在像素阵列中的单个像素的小电容器中的小电荷。
[0003]在基于多输入电荷的电路中，选择电路或多路复用器(MUX)可用于定具体传感电容器到电荷放大器的通道，以用于信号处理。可存储在每个像素的电容器中的输入电荷信号会比在选择开关转变过程中通过薄膜晶体管(TFT)选择开关的寄生电容所诱发的误差电荷少得多。结果，当选择像素时，像素的较小的输入电荷信号可添加到较大的选择诱发误差电荷中，并且会导致电荷放大器过早饱和，因而限制了其动态范围，或者会导致自动增益选择电路过早选择较低的增益，因而限制了可用于感测或放大较小的输入电荷信号的容许动态范围的全部优势。当选择开关关断时，电荷放大器应当仅代表输入电荷信号，但是由于选择开关诱发的较大的误差电荷会破坏输出电压信号。
[0004]因此，存在对于能够补偿误差而不显著地增加器件复杂度和尺寸或不显著地降低性能的改进的电荷放大器的需求。

【专利附图】

【附图说明】
[0005]图1示出了说明根据本发明的实施方案的传感器处理系统的系统图。
[0006]图2示出了根据本发明的实施方案的在系统操作过程中信号的模拟时序图。
[0007]图3示出了根据本发明的实施方案的方法。

【具体实施方式】
[0008]图1是根据本发明的实施方案的传感器处理系统100。系统100可以包括各种电路系统，包括像素阵列110、采样阶段120、选择阶段130和ADC阶段150。像素阵列110可以包括以有序阵列布置的多个像素电路(未显示)。阵列内的像素电路可以生成输出信号，输出信号代表入射到电路的检测器上的辐射线，例如可见光或X射线辐射线。选择阶段130可以选择一个像素。当一个像素被选定时，其可以将复位和信号电荷单独输出到采样阶段120。采样阶段120可以生成输出电压⑶S1XDS2以便由ADC阶段150在数字转换中使用。ADC阶段150可以生成数字输出代码Dqut，代表入射到像素电路的辐射线的信号电平，并且在这样做时可以实现采样操作。
[0009]如所说明的，像素阵列110可以包括多个像素元件，其响应于入射能量(例如，光、X射线等)而生成电输出。像素电路可组织成可寻址像素电路的规则阵列，例如成像素行、笛卡尔或六边形。每行可具有其自身的采样阶段。为了当前论述的目的，将阵列视为包括成列和成行的各个像素是方便的。每个像素P(x，y)可以包括薄膜晶体管(“TFT”)构件，当通过入射辐射线激励时，TFT构件可产生电荷。例如，照射到像素p(x，y)上的X射线可以产生电荷信号Cx，y。照射量可以引起输出电荷的相应变化(即，增加的照射导致增加的电话)。
[0010]在实施方案中，像素阵列110可设置在与其他构件(例如，采样阶段120和ADC阶段150)分离的基板上。这种实现可适合于X射线传感器系统。采样阶段120和ADC阶段150可设置在彼此共用的集成电路(IC)上。可替代地，在另一实施方案中，像素阵列110可设置在与其他构件共用的IC基板上，其可适合于数字摄像机的实施方案。
[0011]选择阶段130可以包括一个或多个选择开关132。选择开关132可以基于寻址信号VeATE而从多个像素中选择一个像素。当像素p(x，y)被寻址时，选择阶段130可以将其对应的电荷信号(:?输出到采样阶段120。在操作期间，所选的像素p(x，y)可被寻址两次以进行采样，一次是紧接在像素复位而输出复位电平之后，第二次是在输出信号电平的曝光周期之后。可替代地，可假设复位电平处于相同的稳定参考电压，并且因此可以略过复位电平的采样。选择阶段130可以具有寄生电容C


PARASITIC0 与电压Vmte组合的寄生电容C
PARASITIC
可足够大以使得产生大的误差信号来影响像素P(X，y)的电荷信号Cx，y的感测。
[0012]采样阶段120可以包括积分器122、比较器123、第一积分电容器124、第二积分电容器125、复位开关126、满标(FS)开关127、开关128和采样电容器130、131、132。积分器122可具有经由选择阶段130与像素阵列110耦合的输入以及与复位电压Vkes (其可被置位在例如4v)耦合的第二输入。比较器123可具有与积分器122的输出耦合的输入以及与饱和阈值电压VSAT (其可置位在例如0.5v)耦合以判定积分器122是否饱和(S卩，使输出下降到饱和阈值电压以下)的第二输入，生成箝位(CLAMP)信号以指示是否超过积分器122的选定范围。在反馈构造中，第一积分电容器124可以与积分器122的输出和输入f禹合。第二积分电容器125可以与积分器122的输入I禹合,与FS开关127串联,并且与第一积分电容器124并联。复位开关126可以连接在第一积分电容器124两端，并且可由复位(RESET)信号控制以将第一积分电容器124复位。FS开关127可与第二积分电容器125串联I禹合，以便与第一积分电容器124并联。FS开关127可由FS信号控制，并且在第一状态下将第二积分电容器125与积分器122的输出连接(例如，当FS信号处于高状态时)。处于第二状态的FS开关127可以将第二积分电容器125与复位电压Vkes连接(例如，当FS信号处于低状态时)。开关128可以耦合在积分器122的输出与存储电容器130、131、132的第一端子之间。存储电容器130、131、132的第二端子可与接地。存储电容器130、131、132的第一端子可通过开关128选择性地连接到采样阶段120的输出。基于复位信号(用于复位电平采样)和来自比较器123的输出的箝位信号，可以控制开关128以从存储电容器130、131、132选择采样阶段120的输出。
[0013]采样阶段120可以在不同采样时刻接收来自像素阵列110的输入电荷Cx，y并且可以采样/累积电荷以生成对应的输入电压\y。样本可以分别作为⑶S1XDS2.1和⑶S2.2存储在电容器130、131、132上。CDSl可以对应于已知条件(例如，复位时刻的复位电平)的采样时刻，并且CDS2.1和CDS2.2可对应于未知条件(例如，传感器读数)的采样时刻。
[0014]存储电容器130、131、132可以分别存储样本⑶S1XDS2.1和⑶S2.2的累积电压。通常地，存储电容器130、131、132将具有相同的电容。开关128可以在适当时刻将电容器130、131、132与输入电压￥!?连接以捕获相应电容器上的^51、^52.1和⑶S2.2电压。此夕卜，基于来自比较器123的输出的箝位信号，可以控制开关128以从存储电容器130、131、132中选择采样阶段120的输出。具体地，例如，基于来自比较器123的输出的箝位信号，可以控制开关128以选择⑶S2.1和⑶S2.2中的一个为⑶S2，以便输出到ADC阶段150。换言之，采样阶段120可以对传感器读数采样至少两次，例如，作为⑶S2.1和⑶S2.2，然后基于指示范围之一是否饱和的箝位信号的状态来选择一个传感器读数。
[0015]在实施方案中，采样阶段120可以首先以较宽范围对传感器读数采样，两个积分电容器124和125连接在积分器122的反馈环中，然后以较窄范围对传感器读数采样，第一积分电容器124连接在积分器122的反馈环中，但是第二积分电容器125与积分器122的反馈环断开连接。可通过开关128将以较大的积分电容得到的第一样本作为⑶S2.1选择性地存储在存储电容器131中。可通过开关128将以较小的积分电容得到的第二样本作为⑶S2.2选择性地存储在存储电容器132中。在两个样本之后，比较器123判定第二次采样导致的积分器122是否饱和，即，输入电压Vx，y是否下降到饱和阈值电压Vsat以下。如果在第二次采样时发生饱和，则箝位信号可保持为高，从而也指示超过了较窄范围。随后，如果在较窄范围内发生饱和，则开关128可以选择CDS2.1作为CDS2，或者如果在较窄范围内没有发生饱和，则可以选择⑶S2.2作为⑶S2。
[0016]另外地，在较宽范围和较窄范围内都发生饱和是可能的。在这种情况下，传感器输入信号可能过大，期望在较宽范围内饱和，开关128可以将⑶S2.1或⑶S2.2作为⑶S2，因为两个信号都代表饱和输出。
[0017]在一个实施方案中，采样阶段124可以检测在较宽范围和较窄范围内都发生了饱和，并且可以强制ADC阶段150输出处于最大值的数字输出码Dqut。采样阶段124仅需要检测在较宽范围内发生了饱和，略过窄范围的采样，并且可强制ADC阶段150输出处于最大值的数字输出码Dqut。箝位信号可用于系统100的其他部分，例如用于ADC阶段150，以生成数字输出码Dot的部分。
[0018]通过上述操作，系统100可以避免寄生电容诱发的误差信号的影响并且在动态地选择用于感测像素上的电荷信号的适当范围的同时保持感测精度。
[0019]在实施方案中，ADC阶段150可以包括一对电容器152,154、一对米样保持放大器(“SHA”)156，158以及ADC160。电容器152，154各自可设置在关于相应的SHA156, 158的反馈构造中。ADC阶段150可以接收来自采样阶段120的⑶SI和⑶S2样本并且可以在单次转换操作中将样本之间的差ACDS直接转换成数字值。SHA156, 158可以缓冲分别从采样阶段120输出的⑶SI和⑶S2。一对存储电容器152，154可以分别存储样本⑶SI和⑶S2。在实施方案中，ADC阶段的存储器电容器152，154以及采样阶段的存储电容器130，131，132可以设置为共用器件。
[0020]来自像素阵列110的输入电压Vx，y可在多个工作阶段中发生变化。在第一阶段中，vx，y可以处于复位电平，代表暴露于入射能量之前的像素的电压。在另一阶段中，Vx，y可以处于信号电平，代表已经暴露于入射能量之后的同一像素的电压。可能需要其他阶段来对阵列内的不同像素寻址。
[0021]在实施方案中，可以略过复位电平在第一阶段的采样，假设复位电平处于某预定信号电平，例如接地电压电平或零伏。在这种情况下，可假定CDSl为0v，可以省去存储电容器130，不需要采样阶段120来采样或输出⑶SI，并且可省去SHA156和存储电容器152。ADC阶段150可以仅利用CDS2信号且参照参考信号来进行数字化。
[0022]在实施方案中，可以略过⑶S2.1在宽范围下的采样，假设来自像素p(x，y)的输入可具有小的量级。在这种情况下，采样阶段120可以在积分过程中连接并联的积分电容器124和125，略过宽范围的采样，将第二积分电容器125断开连接，然后仅在窄范围下对⑶S2.2采样以输出为⑶S2。在这种情况下，可省去存储电容器131。
[0023]图1还示出了本发明的实施方案中的ADC160的结构。ADC160可以在第一输入端子(例如，负端子)处接收来自SHA156的⑶SI电压并且可以在另一输入端子(例如，正端子)处接收来自SHA158的⑶S2电压。ADC160可以响应于⑶SI与⑶S2电压之差而生成数字输出码。
[0024]图1的体系节诶狗，通过在ADC内进行⑶SI与⑶S2的比较，提供了抵制由共用路径构件诱发的偏移的体系结构。如所说明的，像素电路中的构件变化会导致由于像素阵列产生的复位电平和信号电平的像素到像素的变化。此外，积分器122或反馈电容器124内的构件变化会诱发复位电平和信号电平的信号偏移。图1的体系结构，通过用数字化方法对CDS操作积分，抵制了可能共同地影响CDSl和CDS2的信号破坏。
[0025]可替代地，可假设⑶SI处于某预定电压电平(例如Ov)，并且可以省去存储电容器130、SHA156和存储电容器152。ADC阶段150可以仅利用⑶S2信号且参照参考信号来进行数字化。
[0026]图2示出了根据实施方案的在系统100的操作过程中信号的模拟时序图。
[0027]假设在图1中，一个像素电荷具有I微微法(pF)的电容，并且复位电压Vkes是4伏特(V)，这代表了零信号。在时刻0，像素p(x，y)的像素电荷信号可以是(4.75-4.0)*lpF=0.75微微库伦(pC)。在时刻0，复位开关126可以接通，FS开关127可以接通，因此使积分电容器124和125短路，并且将积分器122的输出处的输入电压Vx，y强制为4v。
[0028]在I微秒(μ sec)的时刻(或在感测之前的某预定时刻)，可以通过在准备感测时改变复位信号状态来关断复位开关126。
[0029]在2 μ sec的时刻(或为开始感测而设定的某预定时刻)，寻址信号Vcate可以接通选择开关132以选择上述像素P (X，y)。随着电荷从像素P U，y)转移，积分器122可以对电荷积分，并且积分器122的输出处的输入电压Vx,y可与像素P (x, y)的电荷信号成比例地下降。
[0030]当选择开关132接通时，寄生电容CPAKASITrc可以将一些误差电荷注入电荷信号Cx，y中。在该实施例中，假设当选择开关132接通时，可以将0.5pC的误差电荷注入电荷信号Cx，y中。电荷信号Cx，y可以增加到(0.75pC+0.5pC) = 1.25pC。
[0031]当选择开关132接通时，积分器122可以通过将1.25pC的电荷信号Cx，y转移到积分电容器124和125 (在宽范围下)而开始积分，其中第一积分电容器124可以具有0.25pF的电容，并且第二积分电容器125可以具有0.75pF的电容。来自两个积分电容器124和125的总积分电容可以是lpF。随着1.25pC的电荷信号Cx，y转移到两个积分电容器124和125，积分器122的输出处的输入电压Vx，y朝向(4v-l.25pC/lpF) = 2.75v稳定。
[0032]在7 μ sec的时刻(或开始感测之后的某预定期间)，当选择开关132关断时，可视为去除了误差电荷效应。可视为电荷信号Cx，y返回到0.75pC以用于感测目的。结果，积分器122的输出处的输入电压Vx，y朝向(4v-0.75pC/lpF) = 3.25v稳定。
[0033]在近似7.75 μ sec的时刻(或关断选择开关132之后的某预定期间)，开关128可以选择性地导通并且将3.25v的输入电压Vx，y作为⑶S2.1存储到存储电容器131上。
[0034]在近似8 μ sec的时刻(或关断选择开关132和/或在对⑶S2.1采样之后的某预定期间)，FS开关127可以随着信号FS变低而关断。这将第二积分电容器125从积分器122的反馈环断开。结果，积分器122的总积分电容可下降到第一积分电容器124的0.25pF。可视为电荷信号Cx，y保持在0.75pC以用于感测目的。结果，在积分器122的输出处的输入电压 Vx,y 朝向(4v-0.75pC/0.25pF) = Iv 稳定。
[0035]在近似8.75 μ sec的时刻(或关断FS开关127之后的某预定期间)，开关128可以选择性地导通并且将Iv的输入电压Vx，y作为⑶S2.2存储到存储电容器132上。
[0036]上述序列以及之后的序列期间，比较器123始终将输入电压Vx，y与饱和阈值电压Vsat(其可以设定在例如0.5V)进行比较。因为输入电压永不降到0.5v的饱和阈值电压Vsat之下，信号CLAMP可以为低，表明积分器122在较宽范围和较窄范围下都不饱和。结果，开关128可以选择存储电容器132上的Iv的⑶S2.2以作为信号⑶S2输出到ADC阶段150。ADC阶段150随后可以将⑶SI与⑶S2之差数字化以生成数字输出码Dqut,同时也考虑到表明感测范围的信号CLAMP。
[0037]通过上述操作，系统100可以避免寄生电容诱发的误差信号的影响并且在动态地选择用于感测像素上的电荷信号的适当范围的同时保持感测精度。
[0038]图3示出了根据本发明的实施方案的方法300。
[0039]在框310中，在选择电荷信号之前或选择电荷信号时,可以连接积分器的多于一个的电容分支。
[0040]在框320中，可以选择电荷信号以用于感测。
[0041 ] 在框330中，可以取消选择电荷信号。
[0042]在框340中，系统可以将积分器的稳定输出米样且保持为宽范围输出。
[0043]在框345中，例如，通过将宽范围输出与预定或预设的阈值电压相比较，系统可以判定积分器在宽范围输出下是否饱和。
[0044]在一个实施方案中，系统可以从框345进行到框350。
[0045]在一个实施方案中，系统可以从框345并行地进行到框350和380。
[0046]在一个实施方案中，系统可以略过框340和框345,即略过宽范围的米样，并且进行到框350。
[0047]在一个实施方案中，在框380中，如果积分器在宽范围下饱和，进行到框390，系统可以将数字输出强制为最大值。
[0048]在一个实施方案中，在框380中，无论积分器是否在宽范围下饱和，都进行到框350。
[0049]在框350中，系统可以将积分器的至少一个电容分支断开连接。
[0050]在框360中，系统将积分器的稳定输出米样且保持为窄范围输出。
[0051]在框370中，例如，通过将窄范围输出与预定的或预设的阈值电压相比较，系统可以判定积分器是否在窄范围输出下饱和。
[0052]在框385中，如果积分器在窄范围下饱和，则进行到框390，否则进行到框395。
[0053]在框392中，系统可以将积分器的宽范围输出作为感测信号输出。
[0054]在框395中，系统可以将积分器的窄范围输出作为感测信号而输出。
[0055]通过上述方法，系统100可以避免寄生电容诱发的误差信号的影响并且在动态地选择用于感测像素上的电荷信号的适当范围的同时保持感测精度。
[0056]将理解的是，本公开不限于上述实施方案，而是可以解决存在冲突委派的任何数量的方案和实施方式。
[0057]虽然已经结合多个示例性实施方案描述了本公开，应理解所使用的用语是描述和说明的用语，而不是限制的用语。可以在如当前陈述和修改的随附权利要求的范围内进行改变，而不偏离本公开各方案的范围和精神。已经参考特定的装置、材料和实施方案描述了本公开，本公开不意在局限于所公开的详细说明；相反，本公开延伸到诸如在随附权利要求的范围内的所有的功能上等同的结构、方法和用途。
[0058]虽然计算机可读介质可描述为单个介质，术语“计算机可读介质”包括单个介质或多个介质，诸如集中式或分布式数据库，和/或存储一个或多个指令集的关联的高速缓存和服务器。术语“计算机可读介质”还应当包括能够存储、编码或运载指令集以便由处理器执行的或者使计算机系统实现本文所公开的任意一个或多个实施方案的任何介质。
[0059]计算机可读介质可以包括非暂态计算机可读介质(一个或多个)和/或包括暂态计算机可读介质(一个或多个)。在特定的非限制性的示例性实施方案中，计算机可读介质可以包括诸如存储卡的固态存储器或容纳一个或多个非易失性只读存储器的其他封装。此夕卜，计算机可读介质可以是随机存取存储器或其他易失性可重写存储器。另外，计算机可读介质可以包括磁光或刚介质，诸如磁盘或磁带或捕获诸如在传输介质上传送的信号的载波信号的存储设备。因此，本公开视为包含了可以存储数据或指令的任何计算机可读介质或其他等同物或后继介质。
[0060]虽然本申请描述了可实现为计算机可读介质中的代码段的具体的实施方案，应理解的是，诸如专用集成电路、可编程逻辑阵列和其他硬件设备的专用硬件实现能够构造为实现本文所描述的一个或多个实施方案。可包括本文阐述的各实施方案的应用可广泛地包括各种各样的电子和计算机系统。因此，本申请可涵盖软件、固件和硬件实现，或其组合。[0061 ] 本说明书结合特定的标准和协议描述了可以在特定实施方案中实现的构件和功能，本公开不限于这些标准和协议。这些标准可周期性地由具有基本相同功能的更快或更高效的等同标准替代。因此，具有相同或相似功能的替代标准和协议视为其等同。
[0062]本文所描述的实施方案的图示说明意在提供对各个实施方案的一般性理解。图示说明不意在充当利用本文所描述的结构或方法的装置和系统的所有元件和特征的完整描述。在阅览本公开时，许多其他的实施方案对于本领域技术人员而言是显而易见的。其他的实施方案可使用且从公开内容中获得，使得可以进行结构和逻辑的替代和改变，而不偏离本公开的范围。另外，图示仅是代表性的，不是按尺度绘制的。在图示内的一些比例可以扩大，而其他比例可以最小化。因此，公开内容和附图应视为示例性的而不是限制性的。
[0063]本公开的一个或多个实施方案在本文中由术语“公开”单独和/或统一地指代，仅是为了方便，而不意在将本申请的范围主动地限制为任何特定的公开或发明构思。而且，虽然本文中已经图示和描述了具体的实施方案，但是应当理解的是，任何设计成实现相同或相似目的的后续布置可替代图示的具体实施方案。本公开意在涵盖各实施方案的任意的和所有的后续改造方案或变型方案。在阅览说明书时，本领域技术人员将显知上述实施方案的组合以及未在本文中具体描述的其他实施方案。
[0064]另外，在前面的详细说明中，为了使公开内容流畅的目的，各个特征可以组合在一起或者在单个实施方案中描述。本公开不应解释为反映了权利要求的实施方案需要比在各权利要求中明确记述的更多的特征的意图。而是，如下面的权利要求中所反映的，发明主题可涉及比任意公开的实施方案的全部特征少。因此，下面的权利要求合并到详细说明中，每项权利要求独立地限定单独要求的主题。
[0065]上面公开的主题应视为示例性的，而不是限制性的，并且随附权利要求旨在涵盖落在本公开的真正的主旨和范围内的所有这样的修改方案、改进方案和其他实施方案。因此，在法律允许的最大程度上，本公开的范围应由下面的权利要求及其等同内容的所容许的最宽解释来确定，而不应受前面的详细说明制约或限制。
【权利要求】
1.一种系统，包括: 像素阵列，其生成多个输出信号，所述多个输出信号代表入射到所述像素阵列上的辐射线； 选择器，其选择所述多个输出信号中的一个；以及 采样器，其对所述多个输出信号中的所述一个进行采样， 其中所述采样器包括电荷积分器，所述电荷积分器通过选择所述电荷积分器的第一反馈电容以获得所述多个输出信号中的所述一个的第一样本以及在获得所述第一样本之后选择所述电荷积分器的第二反馈电容以获得所述多个输出信号中的所述一个的第二样本来补偿所述选择器的寄生电容，并且 其中所述第一反馈电容大于所述第二反馈电容。
2.如权利要求1所述的系统，还包括转换器，所述转换器基于所述多个输出信号中的所述一个来生成数字信号。
3.如权利要求1所述的系统， 其中所述电荷积分器包括放大器，反馈路径将所述放大器的输出与所述放大器的输入连接。
4.如权利要求1所述的系统， 其中所述电荷积分器包括放大器，反馈路径将所述放大器的输出与所述放大器的输入连接，所述反馈路径被控制引导所述第一反馈电容或所述第二反馈电容。
5.如权利要求1所述的系统， 其中所述采样器包括开关，所述开关控制所述电荷积分器中的反馈路径以引导所述第一反馈电容或所述第二反馈电容。
6.如权利要求1所述的系统， 其中所述采样器在获得所述第一样本之前获得复位样本，并且将所述复位样本作为电压信号存储在电容器中。
7.如权利要求1所述的系统， 其中所述采样器将所述第一样本和所述第二样本作为电压信号存储在多个电容器中。
8.一种方法，包括: 通过像素阵列生成多个输出信号，所述多个输出信号代表入射到所述像素阵列上的辐射线； 通过选择器选择所述多个输出信号中的一个；以及 通过采样器对所述多个输出信号中的所述一个采样， 其中所述采样器包括电荷积分器，所述电荷积分器通过选择所述电荷积分器的第一反馈电容以获得所述多个输出信号中的所述一个的第一样本以及在获得所述第一样本之后选择所述电荷积分器的第二反馈电容以获得所述多个输出信号中的所述一个的第二样本来补偿所述选择器的寄生电容，并且 其中所述第一反馈电容大于所述第二反馈电容。
9.如权利要求8所述的方法，还包括通过转换器基于所述多个输出信号中的所述一个来生成数字信号。
10.如权利要求8所述的方法， 其中所述电荷积分器包括放大器，反馈路径将所述放大器的输出与所述放大器的输入连接。
11.如权利要求8所述的方法， 其中所述电荷积分器包括放大器，反馈路径将所述放大器的输出与所述放大器的输入连接，所述反馈路径被控制以弓I导所述第一反馈电容或所述第二反馈电容。
12.如权利要求8所述的方法， 其中所述采样器包括开关，所述开关控制所述电荷积分器中的反馈路径以引导所述第一反馈电容或所述第二反馈电容。
13.如权利要求8所述的方法， 其中所述采样器在获得所述第一样本之前获得复位样本，并且将所述复位样本作为电压信号存储在电容器中。
14.如权利要求8所述的方法， 其中所述采样器将所述第一样本和所述第二样本作为电压信号存储在多个电容器中。
15.一种非暂态计算机可读介质，其存储计算机程序指令，所述计算机程序指令能够由处理器执行以控制系统实现: 通过像素阵列生成多个输出信号，所述多个输出信号代表入射到所述像素阵列上的辐射线； 通过选择器选择所述多个输出信号中的一个；以及 通过采样器对所述多个输出信号中的所述一个采样， 其中所述采样器包括电话积分器，所述电荷积分器通过选择所述电荷积分器的第一反馈电容以获得所述多个输出信号中的所述一个的第一样本以及在获得所述第一样本之后选择所述电荷积分器的第二反馈电容以获得所述多个输出信号中的所述一个的第二样本来补偿所述选择器的寄生电容，并且 其中所述第一反馈电容大于所述第二反馈电容。
16.如权利要求15所述的非暂态计算机可读介质，其中所述系统进一步实现:通过转换器基于所述多个输出信号中的所述一个来生成数字信号。
17.如权利要求15所述的非暂态计算机可读介质， 其中所述电荷积分器包括放大器，反馈路径将所述放大器的输出与所述放大器的输入连接。
18.如权利要求15所述的非暂态计算机可读介质， 其中所述电荷积分器包括放大器，反馈路径将所述放大器的输出与所述放大器的输入连接，所述反馈路径被控制以弓I导所述第一反馈电容或所述第二反馈电容。
19.如权利要求15所述的非暂态计算机可读介质， 其中所述采样器包括开关，所述开关控制所述电荷积分器中的反馈路径以引导所述第一反馈电容或所述第二反馈电容。
20.如权利要求15所述的非暂态计算机可读介质， 其中所述采样器在获得所述第一样本之前获得复位样本，并且将所述复位样本作为电压信号存储在电容器中。
【文档编号】H03F3/70GK104242845SQ201410277692
【公开日】2014年12月24日 申请日期:2014年6月20日 优先权日:2013年6月21日
【发明者】C·L·辉, G·R·卡里奥 申请人:美国亚德诺半导体公司