一种实现低速数字变频的方法
【专利摘要】本发明公开了一种实现低速数字变频的方法，包括：对采样数据和随路时钟进行分解，得到L路数据；本振信号被分解成M路信号，每一路信号分别与每一路数据进行乘法运算；对乘法运算的结果进行整合和N倍抽取滤波，并以实部数据和虚部数据两路形式进行输出。该方法用低速数字处理器件实现对高速采样数据的数字变频处理，利用并行方式在低时钟域下完成对高速采样数据的数字变频处理，整个过程中仅利用乘法运算和简单的算法，就能够实现高时钟域数字变频向低时钟域数字变频的变换。应用该方法可以实现用低速数字处理器件完成高速采样数据的数字变频操作，增强了系统对信号的处理能力，降低了系统处理高速采样数据的实现成本。
【专利说明】一种实现低速数字变频的方法
【技术领域】
[0001] 本发明涉及无线通信【技术领域】，特别涉及一种实现低速数字变频的方法。
【背景技术】
[0002] 在现代无线通信系统中，数字变频是常用的频谱搬移技术，分为数字上变频和数 字下变频。尤其是在软件无线电系统中，接收的模拟信号经过采样进入到数字处理器件中， 先经过数字下变频将采样信号的频谱搬到零频，之后可以进行降速等处理。
[0003] 接收的模拟信号通过模数转换器（Analog-to-Digital Converter，简称ADC)采 样转换成数字信号，ADC的采样数据一般采用双倍数据速率（Double Data Rate，简称DDR) 的形式进行传输，传统的数字变频系统的结构图如图3所示。ADC_clk是ADC的采样时钟， 在DDR输入采样时钟一半的时钟信号，即ADC_clk/2, DDR中还需要输入经过模数转换后得 到的数字信号，即ADC_data。在传统的系统方案中，首先将ADC输入的DDR形式的采样数据 分解得到上边沿数据Q0和下边沿数据Q1，然后将上边沿数据Q0和下边沿数据Q1通过并 转串的方式合成一路，与采样时钟ADC_clk共同输入到两路乘法器中，一路乘法器输入本 振实部；另一路乘法器输入本振虚部，其中Fc为直接数字式频率合成器（Direct Digital Synthesizer，简称DDS)产生数字变频的本振信号，Fs为采样时钟ADC_clk。两个乘法器 分别输出data_i和data_q，data_i和data_q的时钟特征均与ADC_clk相同，之后再经过 N倍抽取滤波器，分别输出data_i和data_q，此时的data_i和data_q的始终特征为ADC_ clk/N〇
[0004] 现有技术中ADC的采样率可以很高，几百兆赫兹甚至几吉赫兹。一般的数字处理 器件的接口速率能做的很高，但是内部逻辑的速率要比接口速率高，需要一种在低速率下 进行数字变频的方法。
【发明内容】
[0005] 为解决传统数字变频不能在低速率下进行的技术问题，本发明提供了一种实现低 速数字变频的方法，包括：
[0006] 对采样数据和随路时钟进行分解，得到L路数据；
[0007] 本振信号被分解成M路信号，每一路信号分别与每一路数据进行乘法运算；
[0008] 对乘法运算的结果进行整合和N倍抽取滤波，并以实部数据和虚部数据两路形式 进行输出，其中N彡2，M彡2，L彡2,且N = M = L。
[0009] 可选的，所述采样数据为经过模数转换后得到的数字信号。
[0010] 可选的，对采样数据和随路时钟进行分解时以双倍数据速率DDR的形式分解出多 路数据。
[0011] 可选的，当N = M = L = 2时，得到的两路数据分别为上边沿数据和下边沿数据；
[0012] 所述本振信号包括本振实部信号和本振虚部信号，其中所述本振实部信号和本振 虚部信号分解后得到奇数列和偶数列两路信号。
[0013] 可选的，所述随路时钟的频率为采样时钟的频率的一半。
[0014] 可选的，所述本振信号的形式为只包含实部的纯实数或包含实部和虚部的复数。
[0015]可选的，所述本振实部信号的偶数列的信号形式为cos[2 Jr *(Fc/Fs)*2k]，并与所 述上边沿数据做乘法运算；
[0016] 所述本振实部信号的奇数列的信号形式为cos [2 Jr * (Fc/Fs) * (2k+l)]，并与所述 下边沿数据做乘法运算。
[0017] 可选的，所述本振虚部信号的偶数列的信号形式为sin[2Ji*(Fc/Fs)*2k]，并与 所述上边沿数据做乘法运算；
[0018] 所述本振虚部信号的奇数列的信号形式为sin [2 Jr * (Fc/Fs) * (2k+l)]，并与所述 下边沿数据做乘法运算。
[0019] 本发明提供的方法用低速数字处理器件实现对高速采样数据的数字变频处理，利 用并行方式在低时钟域下完成对高速采样数据的数字变频处理，整个过程中仅利用乘法运 算和简单的算法，就能够实现高时钟域数字变频向低时钟域数字变频的变换。应用该方法 可以实现用低速数字处理器件完成高速采样数据的数字变频操作，增强了系统对信号的处 理能力，降低了系统处理高速采样数据的实现成本。
【专利附图】
【附图说明】
[0020] 图1为实施例一中提供的一种实现低速数字变频方法的步骤流程图；
[0021] 图2为实施例二中采样数字变频得到实部数据的结构示意图；
[0022] 图3为实施例二中采样数字变频得到虚部数据的结构示意图；
[0023] 图4为实施例二中实部数据运行结果的波形图；
[0024] 图5为实施例二中虚部数据运行结果的波形图。
【具体实施方式】
[0025] 下面结合附图和实施例，对本发明的【具体实施方式】作进一步详细描述。以下实施 例用于说明本发明，但不用来限制本发明的范围。
[0026] 实施例一
[0027] 本实施例提供了一种实现低速数字变频的方法，步骤流程图如图1所示，包括以 下步骤：
[0028] 步骤S1、对采样数据和随路时钟进行分解，得到L路数据。
[0029] 步骤S2、本振信号被分解成M路信号，每一路信号分别与每一路数据进行乘法运 算，即采样数据和随路时钟被分解为多少路数据，相应的本振信号就被分解为多少路信号。
[0030] 步骤S3、对乘法运算的结果进行整合和N倍抽取滤波，并以实部数据和虚部数据 两路形式进行输出，其中N彡2，M彡2，L彡2,且N = M = L。
[0031] 可选的，采样数据为经过模数转换后得到的数字信号，转换之前为模拟数据，转换 之后为数字信号，即ADC_data。
[0032] 可选的，对采样数据和随路时钟进行分解时以双倍数据速率DDR的形式分解出多 路数据。
[0033] 可选的，随路时钟的频率为采样时钟的频率的一半，如果采样时钟为ADC_clk，则 随路时钟为ADC_clk/2。
[0034] 优选的，当随路时钟的频率为采样时钟的频率的一半，采样数据采用双倍数据速 率DDR的形式传输，则分解的过程可以用IDDR表示，取N = M = L = 2,得到的两路数据分 别为上边沿数据和下边沿数据；
[0035] 本振信号包括本振实部信号和本振虚部信号，本振实部信号和本振虚部信号分解 后得到奇数列和偶数列两路信号。
[0036] 可选的，本振实部信号的偶数列的信号形式为cos[2 Jr *(Fc/Fs)*2k]，并与上边沿 数据做乘法运算；
[0037] 本振实部信号的奇数列的信号形式为cos [2 Jr * (Fc/Fs) * (2k+l)]，并与下边沿数 据做乘法运算。
[0038] 可选的，本振虚部信号的偶数列的信号形式为sin[2 Jr *(Fc/Fs)*2k]，并与上边沿 数据做乘法运算；
[0039] 本振虚部信号的奇数列的信号形式为Sin[2 3i*(FC/FS)*(2k+l)]，并与下边沿数 据做乘法运算。
[0040] 可选的，本振信号的形式为包含实部的纯实数或包含实部和虚部的复数。输入的 采样数据为实数，与复数形式的本振信号相乘、整合以及滤波之后得到的数据也为复数形 式，即包括实部（用I路表示）和虚部（用Q路表示）。
[0041] 另外，步骤S3中进行滤波过程中采样N倍多相抽取滤波器，N = M = L。
[0042] 本实施例提供的方法用低速数字处理器件实现对高速采样数据的数字变频处理， 利用并行方式在低时钟域下完成对高速采样数据的数字变频处理，整个过程中仅利用乘法 运算和简单的算法，就能够实现高时钟域数字变频向低时钟域数字变频的变换。应用该方 法可以实现用低速数字处理器件完成高速采样数据的数字变频操作，增强了系统对信号的 处理能力，降低了系统处理高速采样数据的实现成本。
[0043] 本方法中对于数字变频的本振信号，无论是实部还是虚部，均分成奇数列和偶数 列，这样奇数列和偶数列的工作时钟就可以转换成采样时钟ADC_clk的一半，下面的算式 就是转换的依据。
【权利要求】
1. 一种实现低速数字变频的方法，其特征在于，包括： 对采样数据和随路时钟进行分解，得到L路数据； 本振信号被分解成M路信号，每一路信号分别与每一路数据进行乘法运算； 对乘法运算的结果进行整合和N倍抽取滤波，并W实部数据和虚部数据两路形式进行 输出，其中 N>2，M>2，L>2，且N = M = L。
2. 根据权利要求1所述的方法，其特征在于，所述采样数据为经过模数转换后得到的 数字信号。
3. 根据权利要求1所述的方法，其特征在于，对采样数据和随路时钟进行分解时W双 倍数据速率DDR的形式分解出多路数据。
4. 根据权利要求1所述的方法，其特征在于，当N = M = L = 2时，得到的两路数据分 别为上边沿数据和下边沿数据； 所述本振信号包括本振实部信号和本振虚部信号，其中所述本振实部信号和本振虚部 信号均分解后得到奇数列和偶数列两路信号。
5. 根据权利要求4所述的方法，其特征在于，所述随路时钟的频率为采样时钟的频率 的一半。
6. 根据权利要求4所述的方法，其特征在于，所述本振信号的形式为只包含实部的纯 实数或包含实部和虚部的复数。
7. 根据权利要求4所述的方法，其特征在于，所述本振实部信号的偶数列的信号形式 为cos [2 31 * (Fc/Fs) *化]，并与所述上边沿数据做乘法运算； 所述本振实部信号的奇数列的信号形式为cos [2 31 * (Fc/Fs) * (2k+l)]，并与所述下边 沿数据做乘法运算。
8. 根据权利要求4所述的方法，其特征在于，所述本振虚部信号的偶数列的信号形式 为sin [2 31 * (Fc/Fs) *化]，并与所述上边沿数据做乘法运算； 所述本振虚部信号的奇数列的信号形式为sin巧31 * (Fc/Fs) * (2k+l)]，并与所述下边 沿数据做乘法运算。
【文档编号】H03D7/16GK104467685SQ201410705778
【公开日】2015年3月25日 申请日期:2014年11月27日 优先权日:2014年11月27日
【发明者】侯春宇 申请人:北京星河亮点技术股份有限公司