Lte cpri接口的双dagc因子压解装置及方法
【技术领域】
[0001]本发明涉及到通信技术领域，确切地说，涉及一种LTE BBU和RRU中CPRI接口的双DAGC因子压缩和解压缩技术方案。
【背景技术】
[0002]通信技术领域中，LTE系统的常用术语表示说明如下:
[0003]1、LTE (Long Term Evolut1n)长期演进技术
[0004]2、RRU (Rad1 Remote Unit)射频拉远单元
[0005]3、BBU (Base Band Unit)基带处理单元
[0006]4、DAGC (Digital Automatic Gain Control)数字自动增益控制
[0007]5、DDC (Digital Down Converter)数字下变频
[0008]6>CPRI (Common Public Rad1 Interface)通用公共无线电接口
[0009]7、EVM(Error Vector Magnitude)误差向量幅度
[0010]8、BLER (Block Error Rate)块误码率
[0011]LTE是3G的长期演进，即目前所说的4G，在LTE中引入了多种创新技术改善系统性能，如多天线技术，多点协作，载波聚合，这些技术在提升系统性能的同时需要加大基站与基站之间的连接数以及基带处理单元与射频拉远单元之间的传输数据量，目前业界提出了多种解决方案，其中最具代表性的有三类，第一，升级设备的硬件，支持10G甚至更高的物理光口方案；第二，设计开发新的RRU产品，增加CPRI光口数量，以多光口符合分担的方式支持更高传输速率；第三，通过压缩算法来减少IQ数据占用的传输资源，提高数据传输效率的压缩方案，其中I为同相调制，Q为正交调制。对于第一和第二点需要增加额外的硬件成本，增大了实现的复杂度，所以通过压缩算法来提高传输效率是一种更加低廉和高效的方法，但是，目前尚未有简便且能够实际解决问题的相应技术方案出现。
【发明内容】
[0012]本发明针对LTE光传输提出了一种新的CPRI链路压解技术方案，用来解决LTE系统中日益增长的传输需求，能够在保持线性速率不变的情况下，通过提高数据传输资源从而达到提尚系统性能的目的。
[0013]本发明的技术方案提供一种LTE CPRI接口的双DAGC因子压解装置，包括压缩端和解压缩端，
[0014]所述压缩端包括压缩模块和CPRI接口发送端，
[0015]压缩模块，用于对原始的I路数据和Q路数据进行压缩，并产生双DAGC因子；所述压缩模块包括I路FIFO、Q路FIF0、最大值搜索模块、有效Bit获取模块和量化截取模块，CPRI接口发送端，用于压缩后的I路数据、Q路数据以及双DAGC因子进行编码和组帧处理并通过光链路传输到解压缩端；
[0016]所述解压缩端包括CPRI接口接收端和解压缩模块，
[0017]CPRI接口接收端，用于完成解码和解帧处理，解析出压缩后的I路数据、Q路数据以及双DAGC因子；
[0018]解压缩模块，用于对压缩后的I路数据和Q路数据，根据双DAGC因子还原。
[0019]本发明还提供一种基于上述LTE CPRI接口的双DAGC因子压解装置实现的压解方法，设最大值搜寻周期为N，目标压缩Bit数为S，包括以下步骤，
[0020]步骤1，将进入压缩模块的I路和Q路数据分别记为I_in、Q_in，I_in 一路进入相应的I路FIFO，一路进入最大值搜索模块；Q_in —路进入相应的Q路FIFO，一路进入最大值搜索模块；
[0021 ] 步骤2，最大值搜索模块中，设置I路数据和Q路数据的最大值Max_1、Max_Q初始值为0，对进入最大值搜索模块的I路数据和Q路数据分别按照采样速率进行计数统计，实现方式如下，
[0022]首先在N个采样点内分别进行I路最大值和Q路最大值搜寻，对I路数据，把Max_I的当前值与第一个I路数据采样点Il进行模值比较，如果Max_I的当前值大于等于II，则最大值保持Max_I的当前值，如果Max_I的当前值小于II，则最大值Max_I更新取值为II，然后再把Max_I的当前值和第二个I路数据采样点12比较，得到第二次比较后的最大值，…依次比较并更新Max_I完成一个搜索周期N个采样点就到本搜寻周期内的I路最大值；
[0023]对Q路数据，把Max_Q的当前值与第一个Q路数据采样点Ql进行模值比较，如果Max_Q的当前值大于等于Q1，则最大值保持Max_Q的当前值，如果Max_Q的当前值小于Q1，则最大值Max_Q更新取值为Q1，然后再把Max_Q的当前值和第二个Q路数据采样点Q2比较，得到第二次比较后的最大值，…依次比较并更新Max_Q完成一个搜索周期N个采样点得到本搜寻周期内的Q路最大值；
[0024]在N个采样点内I路最大值和Q路最大值搜寻完成后，输出I路数据和Q路数据分别的最大值Max_I和Max_Q到有效Bit获取模块，给出一个使能标志Max_En ；
[0025]步骤3，当Max_1、Max_Q和Max_En进入有效Bit获取模块，Max_En通知有效Bit获取模块进行以下处理，
[0026]分别获取I路数据有效Bit起始位和Q路数据有效Bit起始位，
[0027]从Max_Q的最高位开始，将前一位第xBit与后一位第x-lBit对比，如果不相等则即确定前一位开始为有效Bit位并结束比较，同时标记有效Bit位起始位置为X，如果相等则令X = x-1继续比较，直到X = x-1 = S-2时，直接标记为Pos_q = S-2 ；
[0028]从Max_Q的最高位开始，将前一位第xBit与后一位第χ-lBit对比，如果不相等则即确定前一位开始为有效Bit位并结束比较，同时标记有效Bit位起始位置为X，如果相等则令X = x-1继续比较，直到X = x-1 = S-2时，直接标记为Pos_q = S-2 ；
[0029]同步获取I路数据有效Bit起始位和Q路数据有效Bit起始位后，产生一个完成标志Pos_vad，用完成标志Pos_vad产生FIFO的读使能Rden_1、Rden_q ；
[0030]从有效Bit获取模块输出Pos_i和Pos_q到量化截取模块，输出Rden_i到I路FIFO，输出 Rden_q 到 Q 路 FIFO ；
[0031]步骤4，根据从有效Bit位获取模块输出的FIFO的读使能Rden_1、Rden_q从相应FIFO读出I路数据0ut_i和Q路数据0ut_q，I路数据0ut_1、Q路数据0ut_q和有效Bit获取模块输出的Pos_1、Pos_q同步进入量化截取模块；
[0032]步骤5，量化截取模块进行以下处理，
[0033]首先进行量化截取，
[0034]根据P0S_i对Out」进行量化截取，包括以Pos_i为起始位向下截取S位Bit做为压缩后的数据Dagc_outi ；
[0035]根据Pos_q对0ut_q进行量化截取，包括以Pos_q为起始位向下截取S位Bit做为压缩后的数据Dagc_outq ；
[0036]然后将Pos_i和Pos_q组合成双DAGC因子Dagc_iq ；
[0037]步骤6，CPRI接口发送端把压缩后的数据Dagc_out1、Dagc_outq以及双DAGC因子Dagc_iq插入到基本帧中，组成超帧和无线帧通过光链路发送出去；
[0038]步骤7，CPRI接口接收端解析出双DAGC因子Dagc_iq和压缩后的数据Dagc_dat1、Dagc_datq ；
[0039]步骤8，解压缩模块根据双DAGC因子和压缩后的数据Dagc_dat1、Dagc_datq还原得到原始的I路数据和Q路数据。
[0040]而且，CPRI接口发送端将双DAGC因子放在每一个基本帧控制字后第一个字节中。
[0041]上述技术方案通过减少IQ Bit数，提高传输的数据量，具体来说本发明具有如下优点:
[0042]1、实现简单方便，只需要较少的处理资源就能完成。本发明在FPGA中实现仅需较少的BRAM资源和逻辑资源就能实现，方法简单，性能较好，可实施性强。
[0043]2、大大压缩了 IQ数据的Bit数，极大的提高了数据的传输量，在不需要增加额外成本的情况下提升了 LTE的系统性能。
[0044]3、采用双DAGC因子方法，1、Q各一个DAGC因子，保证了压缩过程中的稳定性，减少了对信号失真的影响。
[0045]4、在提升LTE系统性能的同时，不对LTE接收机中灵敏度、动态范围、BLER等指标产生损害。
【附图说明】
[0046]图1是本发明实施例的双DAGC因子压解装置整体框图。
[0047]图2是本发明实施例的双DAGC因子压解方法具体实施框图。
【具体实施方式】
[0048]本文提出了一种LTE双DAGC因子压解技术方案，通过减少IQ Bit数，能在线性速率保持不变的情况下传输更多的数据资源。以下结合附图和实施例详细说明本发明技术方案。
[0049]在进行实施前本领域技术人员可根据系统需求自行预先确定一些参数，第一，压缩Bit数的确定，根据系统各项指标要求确定目标压缩Bit数，本发明实施例中目标压缩Bit数为7Bit ;第二，I，Q最大值搜寻周期N，选的越小对信号的误差向量幅度EVM和信号与干扰加噪声比SINR恶化越小，但DAG